基于DDS+PLL在電臺(tái)設(shè)計(jì)中的應(yīng)用
PLL(鎖相環(huán))頻率合成通過(guò)鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算。該方法結(jié)構(gòu)簡(jiǎn)單、便于集成，且輸出頻率高、頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，一般只能用于大步進(jìn)頻率合成技術(shù)中。DDS(直接數(shù)字合成)是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。這種方法簡(jiǎn)單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，缺點(diǎn)是輸出頻率不能太高。如果把兩者結(jié)合起來(lái)，用DDS的輸出作為PLL的參考信號(hào)，就能滿足現(xiàn)代電臺(tái)對(duì)頻率合成器的設(shè)計(jì)要求。本文將介紹DDS和PLL的工作原理，并結(jié)合一電臺(tái)(工作頻率2 MHz～500 MHz)的設(shè)計(jì)，給出DDS做參考的PLL頻率合成器的設(shè)計(jì)方案。
1 DDS的結(jié)構(gòu)及工作原理
DDS的基本結(jié)構(gòu)由參考時(shí)鐘、相位累加器、ROM、DAC(數(shù)模轉(zhuǎn)換器)和LPF(低通濾波器)組成，見(jiàn)圖1。
DDS的工作原理是：在參考時(shí)鐘fr的控制下，頻率控制字K由累加器得到相應(yīng)的相位數(shù)據(jù)，把此數(shù)據(jù)作為取樣地址，來(lái)尋址正弦ROM表進(jìn)行相位-幅度變換，輸出不同的幅度編碼;再經(jīng)DAC得到相應(yīng)的階梯波;最后經(jīng)LPF對(duì)階梯波進(jìn)行平滑處理，即可得到由頻率控制字決定的連續(xù)變化的輸出正弦波。見(jiàn)圖2。
DDS的輸出頻率fo、參考時(shí)鐘頻率fr、相位累加器長(zhǎng)度N以及頻率控制字K之間的關(guān)系為：
DDS的頻率分頻率為：
由于DDS的最大輸出頻率受奈斯特取樣定理限制，所以fmax=f/2。
- 第 1 頁(yè)：基于DDS+PLL在電臺(tái)設(shè)計(jì)中的應(yīng)用(1)
- 第 2 頁(yè)：PLL的結(jié)構(gòu)及工作原理#
本文導(dǎo)航
非常好我支持^.^
(0) 0%
不好我反對(duì)
(0) 0%
相關(guān)閱讀：
- [FPGA/ASIC技術(shù)] 基于FPGA的DDS勵(lì)磁恒流源設(shè)計(jì) 2011-07-16
- [DSP] 一種新的實(shí)現(xiàn)DDS的AVR信號(hào)發(fā)生器(原理圖和PCB圖 2011-06-27
- [廠商新聞] ADI新型PLL頻率合成器ADF4351實(shí)現(xiàn)高集成度 2011-06-21
- [通信設(shè)計(jì)應(yīng)用] 基于ISD4004集群電臺(tái)通信模塊設(shè)計(jì) 2011-05-26
- [廣播電臺(tái)] 基于FPGA的無(wú)線電臺(tái)通信接口轉(zhuǎn)換模塊 2011-05-25
- [新品快訊] 高性能鎖相回路(PLL)的單芯片時(shí)鐘IC Si5374和Si537 2011-05-18
- [電子制作] 手把手教你制作立體聲調(diào)頻電臺(tái) 2011-03-28
- [信號(hào)處理電子電路圖] PLL陷波濾波器可以用于阻攔不需要的頻率 2011-03-12
( 發(fā)表人：葉子 )