差分放大器的不匹配效應(yīng)及其消除

　　隨著微電子制造業(yè)的發(fā)展，制作高速、高集成度的CMOS電路已迫在眉睫。在短溝道CMOS電路中由于不匹配性引起的特性變化可能會(huì)限制器件尺寸的減小而影響工藝水平的發(fā)展，這樣不匹配性的消除就顯得更重要。

　　1 差分放大器性能

　　差分放大器的目的是抑制共模輸出，增大差模輸出。期望差模輸出電壓隨差模輸入電壓的變化而成比例變化。任意信號(hào)中的共模輸入部分在電路中必須受到抑制。在理想對(duì)稱(chēng)的差分放大器中，每邊的輸出值都等于另外一邊的輸出值。當(dāng)Vi1=-Vi2時(shí)，有Vo1=-Vo2，此時(shí)放大器是理想對(duì)稱(chēng)的。換言之，當(dāng)輸入是理想的差模電壓(Vic=0)時(shí)，輸出也是純粹的差模形式的電壓(Voc=0)，因此Adm-cm=0。類(lèi)似的，當(dāng)只輸入共模電壓(Vid=0)時(shí)，Acm-dm=0。但是，即使在理想對(duì)稱(chēng)的差分放大器中，也不可能做到Acm=0。何況，即使標(biāo)稱(chēng)相同的器件也會(huì)因?yàn)橹圃旃に嚨脑?，存在有限的不匹?失配)。因此非理想差分放大器本身還存在不匹配現(xiàn)象。

　　差分放大器性能的一個(gè)重要方面就是所能檢測(cè)到的最小直流和交流差模電壓。放大器的不匹配效應(yīng)和溫漂都在輸出端產(chǎn)生了難以區(qū)分的直流差模電壓。同樣，不匹配效應(yīng)和溫漂會(huì)使非零的共模輸入一差模輸出增益非零的差模輸入一共模輸出增益增大。非零的Acm-dm對(duì)于放大器尤其重要，因?yàn)樗鼘⒐材］斎腚妷恨D(zhuǎn)換為差模輸出電壓，但在下一級(jí)輸入時(shí)，卻被當(dāng)作差模電壓信號(hào)。

　　如圖1所示，當(dāng)Vin=0，且完全對(duì)稱(chēng)，Vout=0，但在失配存在的情況下，Vout≠0。對(duì)于差分放大器來(lái)說(shuō)，不匹配效應(yīng)對(duì)直流性能的影響主要在兩個(gè)方面：輸人失調(diào)電壓和輸入失調(diào)電流，這兩個(gè)參量描述了差分放大器中直流性能的一些輸入?yún)⒖夹?yīng)。如圖2所示，一個(gè)匹配的放大器的直流特性和一個(gè)失調(diào)電壓源串聯(lián)在輸入端、失調(diào)電流源并聯(lián)在輸入端的時(shí)理想放大器的直流特性完全一致。只有當(dāng)這兩個(gè)參量都存在的情況下，失調(diào)模型才是正確的。

?

?

　　2 工藝消除失配

　　將處在飽和區(qū)的MOS管的特性表述為：

1/2μCoxW/L(VGS-VTH)2。對(duì)于兩個(gè)標(biāo)稱(chēng)相同的晶體管，μ,Cox，W，L以及VTH之間的失配導(dǎo)致了漏極電流的失配(VGS固定)或柵源電壓的失配(漏極電流固定)。直觀上可以認(rèn)為，隨著W與L的增加，他們的相對(duì)失配，△W/W與△L/L會(huì)分別減小，也就是越大的器件表現(xiàn)出越小的失配。一個(gè)更重要的觀察結(jié)果是，隨著晶體管面積(W/L)的增加，所有的失配都減小。例如，增大W會(huì)使△W/W與△L/L都減小。這是因?yàn)殡S著WL，的增加，隨機(jī)變化經(jīng)歷更大的“求平均”過(guò)程，因此其幅值下降了。對(duì)于圖3所示的情況，有△L2<△L1。這是因?yàn)?，如果該器件被看成許多小晶體管的并聯(lián)，如圖3所示，若每一個(gè)寬度為W0，那么可以得出等效長(zhǎng)度為：

?

?

?

　　式中：△L0是寬為W0的晶體管長(zhǎng)度變化的統(tǒng)計(jì)值。等式表明，對(duì)于給定的W0，隨著n的增加，Leq的變化減小，如圖4所示。

?

　　上述結(jié)論也可以擴(kuò)展到其他器件參數(shù)。例如，假定：器件面積增加，μCox與VTH有更小的失配。如圖5所示，理由是，大尺寸晶體管可以分解為寬長(zhǎng)分別為W0和L0小單元晶體管的串并聯(lián)。其中，每個(gè)單元都呈現(xiàn)出(μCox)j與VTHj。對(duì)于給定的W0與L0，μCox與VTH經(jīng)歷更大的平均過(guò)程，致使大尺寸晶體管之間的失配更小。

?

　　3 版圖方法減少失配

　　針對(duì)電路設(shè)計(jì)中，特別是全差動(dòng)電路中的不對(duì)稱(chēng)而產(chǎn)生的電路失調(diào)，盡管有些失配是不可避免的，但是在版圖設(shè)計(jì)中，可通過(guò)器件對(duì)稱(chēng)設(shè)計(jì)，使晶體管方面優(yōu)化，對(duì)所關(guān)心的器件及周?chē)h(huán)境進(jìn)行對(duì)稱(chēng)性設(shè)計(jì)，盡量減少因工藝制造原理而引起的失配。

　　如圖6(a)所示，如果兩個(gè)MOS管按圖6(b)那樣沿不同方法放置，由于在光刻及圓片加工的許多步驟中沿不同軸向的特性大不一樣，就會(huì)產(chǎn)生很大失配。因而圖6(c)和(d)的方案更合理一些。這兩者的選擇是由一種稱(chēng)作“柵陰影”的細(xì)微效應(yīng)決定的。

?

　　如圖7(b)所示，為了避免溝道效應(yīng)，通常在源一漏離子注入時(shí)把注入方向(或圓片方向)傾斜7°左右，這樣?xùn)艠O多晶硅就會(huì)阻擋一部份離子，形成陰影區(qū)。結(jié)果，在源區(qū)或漏區(qū)就有一條窄區(qū)，它接收的注入較小，因而在注入退火之后，使源區(qū)和漏區(qū)邊緣的擴(kuò)散產(chǎn)生了細(xì)微的不對(duì)稱(chēng)。

?