DDS掃頻技術實現(xiàn)寄生電感測量儀

　　本文介紹了一種利用LC 諧振原理測量電容自身寄生電感的方法。利用直接數(shù)字合成器產(chǎn)生可編程的掃頻信號激勵含有寄生電感的電容，同時采用對數(shù)檢波器對經(jīng)過待測網(wǎng)絡后的信號進行檢波，在利用AD 轉(zhuǎn)換器采集檢波器輸出的直流信號。利用特定的程序算法比較連續(xù)的頻率點的輸出電平，最終找出諧振點頻率，求出電容的自身寄生電感。

　　引言

　　實際的電容元件存在著分布參數(shù)，其中對電容本身特性影響最大的是寄生電感，這些寄生電感與電容本身構成諧振回路，使電容在使用時有了一定的局限性，因此，能夠測量出電容本身寄生電感的大小，可以在使用時更合理的選擇電容元件。由于寄生電感的電感量很小，多為nH 級別，導致絕大部分LCR 電橋無法測量電容本身的寄生電感。為了準確的測量寄生電感，文中描述了一種利用自諧振原理的測量方法，結合DDS 掃頻技術可以快速完成寄生電感的測量，其測量方法簡單精確，將能夠滿足大多數(shù)場合的應用。

　　1 測量原理

　　實際電容由于制造的工藝導致本身存在寄生電感和寄生電阻， 其等效電路模型如圖1 所示。

?

　　圖1 實際電容等效電路模型

　　其中C 為實際電容本身的標稱電容， L 是其寄生電感， Rp是其并聯(lián)等效電阻， Rs 是其串聯(lián)等效電阻。寄生電阻會對經(jīng)過電容的信號造成衰減， 但不會影響電容本身的頻率特性。寄生電感會與電容構成串聯(lián)諧振回路， 會使實際的電容在某個頻率上發(fā)生諧振， 這種現(xiàn)象稱為電容的自諧振 。實際電容的阻抗和頻率特性曲線如圖2 所示。

?

　　圖2 實際電容頻率特性曲線

　　圖2 中的f 0 是電容與其寄生電感構成的諧振回路的諧振頻率， 稱之為自諧振頻率， 實線部分為實際的電容頻率特性曲線， 虛線為理想無寄生電感的電容特性曲線。可見， 在低于自諧振頻率時， 電容呈現(xiàn)容性， 阻抗隨頻率增高而減小; 然而當頻率超過自諧振頻率時， 電容表現(xiàn)出阻抗隨頻率增高而上升的趨勢， 這恰好是電感的特性。該曲線表明實際的電容僅能工作于自諧振頻率以下， 高于自諧振頻率時， 電容則表現(xiàn)為感性， 無法再繼續(xù)作為電容使用了?？梢?， 準確的測得電容的自諧振頻率， 求出其寄生電感， 對于電容的正確使用有著非常重要的意義。然而該電感往往非常小， 通常為nH 級別， 一般的LCR 電橋無法測量這種微小的電感。因此就需要一種不同于電橋法的測量這種微小電感的方法。

　　由電感和電容構成的LC 串聯(lián)回路的諧振頻率為：

?

　　同時諧振發(fā)生時整個LC 回路表現(xiàn)出的阻抗為純阻性， 即感抗和容抗之和為零。利用這個原理， 使用一個掃頻信號激勵待測電容， 測量出諧振頻率， 再結合式(1) 即可測出寄生電感的大小 。根據(jù)該原理， 設計1 個掃頻發(fā)生器產(chǎn)生掃頻信號激勵待測電容， 然后找出諧振點， 讀出諧振頻率即可求出電容的寄生電感。其結構如圖3 所示。

　　其中最核心的部分就是掃頻發(fā)生器和諧振點檢測電路。

?

　　圖3 寄生電感測試裝置功能

　　2 掃頻發(fā)生器

　　掃頻發(fā)生器在本系統(tǒng)中產(chǎn)生寬頻帶掃頻信號以激勵待測電容， 當電容較大時，以常見的電解電容為例，假設電容為1 000 F, 其寄生電感為100 nH, 則按照式(1)可計算出其自諧振頻率為15. 9 kHz, 諧振頻率較低;另以瓷片電容為例， 假設其電容值為10 pF, 寄生電感約為10 nH, 則其自諧振頻率為500 MHz 這兩個信號頻率相差了4 個數(shù)量級， 這就需要1 個寬帶的信號發(fā)生器， 這也是本部分的設計難點所在。若采用傳統(tǒng)的模擬信號發(fā)生的方法， 為了實現(xiàn)信號頻率的可調(diào)， 一般會采用變?nèi)?a target="_blank">二極管構成的LC 振蕩器， 然而在信號頻率較低時， 所需要的變?nèi)荻O管的電容量會很大，而傳統(tǒng)的變?nèi)荻O管電容值一般只是幾個pF 至幾百pF ,很難滿足低頻振蕩要求。為了簡化掃頻電路， 以及實現(xiàn)數(shù)字化控制， 這里采用DDS 技術產(chǎn)生寬帶信號。DDS 采用的是DA 轉(zhuǎn)換器的原理， 通過計數(shù)器累加實現(xiàn)的連續(xù)波形輸出 , 而DDS 芯片外圍電路簡單， 通過寫它的寄存器便可實現(xiàn)信號頻率的調(diào)節(jié)， 同時產(chǎn)生的信號頻率分辨率高，一般可以達到0. 01 Hz 級別， 信號頻率的跨度大， 可以實現(xiàn)從幾Hz 到幾百MHz 的連續(xù)信號， 非常適合做掃頻發(fā)生器。這里采用了AD9854 這款DDS 芯片， 它在300 MHz 時鐘驅(qū)動下， 按照乃奎斯特采樣定律可以產(chǎn)生最高150 MHz 的信號，為了得到信號較好的頻率則一般只得到最高100 MHz 的信號。若要得到高于100 MHz 的信號， 則可采用其高次諧波得到?；贏D9854 的信號發(fā)生電路如圖4 所示。限于篇幅，僅畫出了關鍵的輸出部分和電流設置部分。AD9854 內(nèi)置4~ 12 倍頻的時鐘倍頻器， 因此可以外加1 個較低頻率的時鐘，通過倍頻器倍頻至300 MHz, 這樣可以極大的降低高速片外時鐘對系統(tǒng)造成的電磁兼容性問題。AD9854 內(nèi)部有1個頻率控制字寄存器，通過寫該寄存器的值便可以改變輸出信號的頻率， 非常適合數(shù)字控制。同時由于時鐘采用的時晶體振蕩器，因此輸出頻率的穩(wěn)定度和分辨率都非常高， 一般為10- 6數(shù)量級。

?

　　圖4 AD9854 信號發(fā)生電路