對(duì)誤差信號(hào)進(jìn)行采樣 - 鎖相環(huán)中YTO自校準(zhǔn)技術(shù)的應(yīng)用

?

　　該電路中，YO-LOW-FM是低頻誤差電壓，范圍為±5V之內(nèi)，為了將輸入電壓調(diào)整到A/D的要求范圍內(nèi)，需加由R70、R71、N27-A組成的直流偏壓電路。在此，采用8位A/D轉(zhuǎn)換器，對(duì)誤差電壓的采樣分辨率可以達(dá)到40mV以內(nèi)，按照低頻誤差電壓調(diào)諧靈敏度為10MHz/V計(jì)算，理論上對(duì)于YTO預(yù)置誤差的采樣分辨率可以達(dá)到0.4MHz以內(nèi)，相對(duì)于YTO的捕獲帶寬而言，完全滿足采樣精度要求。

　　通過(guò)軟件參與設(shè)置，很容易得到全頻段內(nèi)的預(yù)置誤差數(shù)據(jù)。對(duì)于2-20GHz的微波振蕩器，如果每隔5MHz設(shè)置補(bǔ)償一個(gè)點(diǎn)，那么存儲(chǔ)器至少需要3600個(gè)地址空間，在此選擇8k×8靜態(tài)存儲(chǔ)器芯片，存儲(chǔ)空間滿足要求。在時(shí)鐘的同步控制下，地址生成器產(chǎn)生對(duì)應(yīng)地址，該系列數(shù)據(jù)被存入RAM中，電路如圖5所示。

?

　　其中，控制信號(hào)的產(chǎn)生及存儲(chǔ)器地址的生成可以通過(guò)簡(jiǎn)單的CPLD設(shè)計(jì)完成，不再贅述。當(dāng)整機(jī)需要頻率補(bǔ)償時(shí)，在軟件及同步時(shí)鐘的控制下，對(duì)應(yīng)頻率點(diǎn)數(shù)據(jù)被取出，經(jīng)過(guò)比例變換，即可得到疊加于主振預(yù)置電路的△Data數(shù)值。

　　△Data=k×Data

　　那么，最終主振預(yù)置數(shù)據(jù)為：

　　DATA= Data中心頻率+△Data，其中，Data中心頻率為本次補(bǔ)償前該頻率點(diǎn)對(duì)應(yīng)的預(yù)置數(shù)據(jù)。

　　在主振預(yù)置電路D/A部分，為了照顧2-20GHz全頻段能有較為精細(xì)的預(yù)置分辨率，并且滿足△Data插值需要，在此選擇了14位D/A轉(zhuǎn)換器，使用時(shí)在數(shù)據(jù)范圍0～16383兩端預(yù)留一定的插值空間，電路如圖6所示。

?

?

　　該電壓加到低頻驅(qū)動(dòng)電路，即可實(shí)現(xiàn)對(duì)頻率的預(yù)置補(bǔ)償。