采集時間與吞吐率 - 解讀SAR ADC驅(qū)動運(yùn)算放大器選擇

　　當(dāng)選擇 ADC 時，其中最重要的參數(shù)就是速度或吞吐率。這一參數(shù)是采集(采樣)時間和轉(zhuǎn)換時間的組合。而轉(zhuǎn)換時間是轉(zhuǎn)換器設(shè)計(jì)和用以實(shí)現(xiàn)轉(zhuǎn)換器功能的硅處理技術(shù)綜合作用的結(jié)果。當(dāng)轉(zhuǎn)換時間的縮短超過產(chǎn)品說明書中規(guī)定的限額時，將嚴(yán)重影響 ADC 的性能。轉(zhuǎn)換時間通常是因所采用的最大外部時鐘的不同而不同的。另外，根據(jù)產(chǎn)品說明書中的有關(guān)說明，上佳的系統(tǒng)設(shè)計(jì)實(shí)踐可將外部時鐘保持在限額之內(nèi)或?qū)⑥D(zhuǎn)換時間盡量縮短。另一方面，一般說來，延長轉(zhuǎn)換時間并不能改善相關(guān)性能。

　　采集時間在 ADC 產(chǎn)品說明書中也作了明確的規(guī)定，采集時間決定著為采樣電容器充電的快慢，以達(dá)到規(guī)定的吞吐率。在采集時間臨近結(jié)束時，輸入采樣開關(guān)開啟，轉(zhuǎn)換過程隨即開始。在轉(zhuǎn)換周期即將結(jié)束時，從 ADC 所獲得的數(shù)據(jù)等同于轉(zhuǎn)換周期開始時(或采集周期結(jié)束時)采樣電容器上的電壓。請參閱圖 7。

　　不論 ADC 性能表現(xiàn)的如何卓越，如果沒有足夠的時間對采樣電容器進(jìn)行全面的充電，那么轉(zhuǎn)換結(jié)果將會出現(xiàn)與實(shí)際模擬輸入信號不相符的情況。為了在系統(tǒng)設(shè)計(jì)期間控制上述參數(shù)，有兩種方法可供選擇：1)采用輸出阻抗低、運(yùn)行速度快的運(yùn)算放大器，或 2)在 ADC 模擬輸入端采用高截止頻率的 RC 濾波器。這種方法可導(dǎo)致運(yùn)算放大器穩(wěn)定性方面的問題，同時會給輸入模擬緩沖電路帶來較大的噪聲影響?；蛘?，您也可以通過使用運(yùn)行速度適中的運(yùn)算放大器和較低截止頻率的 RC 濾波器，來延長轉(zhuǎn)換器的采集時間。

?

　　圖 7：ADC 采集和轉(zhuǎn)換周期

　　ADS8361 的吞吐率為 500 kSPS，最高的外部時鐘頻率為 10MHz。轉(zhuǎn)換過程分為 16 個時鐘周期，或需要 1.6μs 才能完成。其中只有 0.4μs 用于模擬輸入信號采集過程。在滿量程為 5V 的 16 位系統(tǒng)中，需要對 ADC 輸入采樣電容器進(jìn)行充電，使其達(dá)到輸入的信號電平值，并且誤差小于 38μV。對驅(qū)動運(yùn)算放大器而言，這是一項(xiàng)很有挑戰(zhàn)性的工作：在 400ns 的時間內(nèi)，將終值調(diào)整為小于 38μV。

　　這個問題可以通過延長采集時間來緩解。對于 ADS8361 而言，規(guī)定的轉(zhuǎn)換時間是采集時間的四倍。如果將采集時間延長三倍或 300%，那么我們將可以獲得轉(zhuǎn)換器最高吞吐率的 70%，或 357 kSPS。與通過降低對輸入信號緩沖電路的要求來獲得相關(guān)益處的做法相比較而言，這種犧牲速度的做法是可取的。表 1 表明：作為外部時鐘周期數(shù)的一個函數(shù)，ADS8361 采集時間的延長和相應(yīng)吞吐率下降的情況。

　　表 1：一個采集時間函數(shù)的吞吐率

?

　　優(yōu)化 RC，以實(shí)現(xiàn)特定的頻率性能

　　現(xiàn)在您就可以獲得設(shè)計(jì)驅(qū)動電路的程序。首先，選擇適合您系統(tǒng)電源軌的運(yùn)算放大器，并記錄下這種放大器的輸入和輸出極限，同時弄清楚 ADC 輸入范圍調(diào)整的可能性，以便更好地與運(yùn)算放大器的性能相匹配。其次，確定適當(dāng)?shù)牟杉瘯r間，并相應(yīng)地設(shè)定系統(tǒng)時序。接下來，選擇 RC 電路中的相關(guān)數(shù)值，采集時間和 RC 濾波器時間常數(shù)之間的比率 (k) 取決于 ADC 的分辨率。最后，選擇具備足夠增益帶寬的運(yùn)算放大器來驅(qū)動該 RC 電路，而且所選的運(yùn)算放大器應(yīng)具有適當(dāng)?shù)恼{(diào)整時間。對許多不同 SAR 轉(zhuǎn)換器的應(yīng)用來說，該設(shè)計(jì)驅(qū)動電路的程序非常穩(wěn)健而有效。然而，有時候作為能夠改善性能系統(tǒng)的 RC 濾波器的一些優(yōu)化措施而言，這僅僅是一個開端。

　　例如，我們打算優(yōu)化先前討論的電路。在探索如何優(yōu)化 ADS8361 前端的輸入 RC 濾波器之前，我們需要確定有關(guān)的工作條件：所采用的輸入時鐘頻率為9.9968MHz，設(shè)定的采樣頻率為 199.936kSPS;由這兩個數(shù)值所產(chǎn)生的結(jié)果是，ADC 的轉(zhuǎn)換時間為 1.6μs，而采樣時間為 3.4μs。因此，對于這個 16 位的轉(zhuǎn)換器而言，我們就需要 12 個時間常數(shù)的外部 RC 濾波器來與相應(yīng)的采集時間匹配。這種條件可將 RC 電路的帶寬設(shè)置為：

?

　　其是：k =12，由此可以實(shí)現(xiàn) 562kHz 的帶寬。

　　對于一個低噪聲的系統(tǒng)而言，根據(jù)實(shí)際需要，可以采用盡可能高的帶寬。但是，也不要把帶寬設(shè)置得過高。因?yàn)閹捲礁?，其所允許的噪聲也就越高，所以必須在 RC 設(shè)定時間和該帶寬之間取得一個平衡值。

　　為了確定 RC 濾波器的最佳值，我們曾使用過一個低輸出阻抗的信號源。圖 8 為用于測量的測試設(shè)置。

?

　　圖 8：通過采用理想的信號源，選擇 RC 濾波器

　　采用這種設(shè)置，測量結(jié)果不會受到輸入緩沖器的影響。值得注意的是，最終計(jì)算結(jié)果應(yīng)包括信號源的輸出阻抗。在所述示例中，該阻抗為 20Ω。如欲了解測量結(jié)果敬請參見圖 9-10。

?

　　圖9：在不同的RC 常數(shù)時，測量得出的THD值

?

　　圖10：在不同的RC 常數(shù)時，測量得出的SNR、SFDR 以及SINAD值

　　從這些測量結(jié)果中，我們發(fā)現(xiàn)，當(dāng) k = 7 時，可獲得最佳的 THD 值;而當(dāng) k = 6 時，可獲得最佳的 SFDR 值。并且還可以很直觀地看出，這些測量結(jié)果具有某種意義：因?yàn)?k 值越小，RC 濾波器的帶寬也就越低，從而降低了噪聲。然而，當(dāng) k 值變小時，我們發(fā)現(xiàn)性能也隨之降低。出現(xiàn)這種情況是因?yàn)闀r間常數(shù)太大，而且它不能對采樣電容器上的輸入電壓進(jìn)行相應(yīng)的設(shè)置，從而導(dǎo)致測量誤差的出現(xiàn)。

　　另外，從測量結(jié)果中我們還發(fā)現(xiàn)，設(shè)計(jì)程序 (procedure-chosen) 和最佳值之間的性能差異約為 2-3 dB。根據(jù)具體的應(yīng)用情況不同，這種差異也許會很明顯，也許會不明顯。為什么在設(shè)計(jì)程序和最佳結(jié)果之間會出現(xiàn)差異呢?因?yàn)樵O(shè)計(jì)程序假定為 ADC 輸入采樣電容器充電時，出現(xiàn)了最糟糕的情況。因此，為調(diào)整時間設(shè)定了最保守的數(shù)值;而通過測試來實(shí)現(xiàn)優(yōu)化性能，我們經(jīng)常發(fā)現(xiàn)電路的運(yùn)行條件并非最糟糕的，同時還發(fā)現(xiàn)，用于確定設(shè)計(jì)程序的一些假設(shè)必須予以修正。