AD797設(shè)計(jì)筆記 - ADuC7026提供可編程電壓,用于評(píng)估多電源系統(tǒng)

該器件的容性負(fù)載相當(dāng)大，但未針對(duì)這點(diǎn)進(jìn)行內(nèi)部補(bǔ)償，因此必須采用外部補(bǔ)償技術(shù)來(lái)優(yōu)化該應(yīng)用。圖5顯示的是驅(qū)動(dòng)容性負(fù)載而導(dǎo)致AD797輸出上出現(xiàn)的振蕩。

圖5. 未進(jìn)行補(bǔ)償時(shí)的振蕩情況

為穩(wěn)定驅(qū)動(dòng)供電軌上的容性負(fù)載，應(yīng)在輸出端和負(fù)載之間放置電阻R4。該電阻將運(yùn)算放大器輸出和反饋網(wǎng)絡(luò)與容性負(fù)載隔離開(kāi)來(lái)，可在反饋網(wǎng)絡(luò)的傳遞函數(shù)內(nèi)引入一個(gè)零點(diǎn)，從而降低高頻條件下的相移。1?反饋電容C2補(bǔ)償運(yùn)算放大器輸入端的容性負(fù)載，包括C1。

應(yīng)用DAC
ADuC7026精密模擬微控制器配有四個(gè)12位電壓輸出DAC，這些DAC具有軌到軌輸出緩沖器、三種可選范圍和10 μs建立時(shí)間等特性。

每個(gè)DAC有三種可選范圍：0 V至VREF（內(nèi)部帶隙2.5 V基準(zhǔn)電壓源）、0 V至DACREF (0 V至 AVDD), 和?0 V?to AVDD。范圍由控制寄存器DACxCON進(jìn)行設(shè)置。DAC可以采用 0 V to AVDD范圍的外部基準(zhǔn)電壓源。采用內(nèi)部基準(zhǔn)電壓源時(shí)，VREF引腳與AGND之間必須接上一個(gè)0.47 μF電容，以確保穩(wěn)定性。

四個(gè)DAC每個(gè)都可通過(guò)控制寄存器DACxCON和數(shù)據(jù)寄存器DACxDAT獨(dú)立配置。通過(guò)DACxCON寄存器配置DAC后，可向DACxDAT中寫(xiě)入數(shù)據(jù)來(lái)獲取所需的輸出電壓電平。

四個(gè)DAC輸出可以輕松采用C語(yǔ)言或匯編語(yǔ)言進(jìn)行控制。下列C語(yǔ)言代碼示例顯示如何選取內(nèi)部2.5 V基準(zhǔn)電壓源并將DAC0輸出設(shè)置為2.5 V。

//connect internal 2.5 V reference to VREF pin

REFCON = 0x01;

//enable DAC0 operation

DAC0CON = 0x12;

//update DAC0DAT register with data 0xFFF

DAC0DAT = 0x0FFF0000;

采用匯編語(yǔ)言時(shí)：

DAC0CON[5] is cleared to update DAC0 using core clock (41.78 MHz) for fast update rate;

DAC0CON[1:0] is set to ‘10’ to use 0 V to VREF (2.5 V) output range

‘DAC0DAT = 0x0FFF0000’ can be compiled to assembly code with two instructions:

MOV?? R0, #0x0FFF0000

STR??? R0, [R1, #0x0604]

這兩條指令總共需要六個(gè)時(shí)鐘周期來(lái)執(zhí)行，當(dāng)內(nèi)核時(shí)鐘頻率為41.78 MHz時(shí)對(duì)應(yīng)的更新速率為7 MHz。因此，供電軌之間的時(shí)間延遲可以精確到144 ns。