淺談Verilog設(shè)計模擬電路 數(shù)字和模擬糾葛

隨著可綜合模擬電路設(shè)計的出現(xiàn)，數(shù)字電路性能越來越強(qiáng)，模擬電路卻由于電源電壓的下降而導(dǎo)致設(shè)計更加困難。有時候但你學(xué)習(xí)電路的時候你會傻傻的分不清模擬電路和數(shù)字電路。

1.模擬與數(shù)字合體，結(jié)果是？

模擬電路和數(shù)字電路是對電路的經(jīng)典分類。數(shù)字電路處理離散的數(shù)字信號，模擬電路處理連續(xù)的模擬信號。在經(jīng)典的課本里，模擬電路和數(shù)字電路設(shè)計與分析的方法論都有很大區(qū)別，模擬電路的分析像物理，設(shè)計則像一門藝術(shù)；數(shù)字電路的分析像數(shù)學(xué)，而設(shè)計起來是一板一眼，基于嚴(yán)密的邏輯流程。

然而，模擬和數(shù)字之間的間隔并非不可打破。一方面，信號的本質(zhì)是連續(xù)的，一切數(shù)字電路只是模擬電路的一種特例，甚至可以把數(shù)字電路用在模擬電路中（例如反相器也可以當(dāng)作一個放大器用，而且是電流復(fù)用的那種J）；另一方面，利用數(shù)字電路可擴(kuò)展性好，可控性好等特性，我們可以把一些傳統(tǒng)在模擬域處理的信號搬到數(shù)字域處理并獲得很好的結(jié)果。模擬和數(shù)字合體的結(jié)果并不僅僅是混合信號電路，而是一種全新的設(shè)計理念。

模擬和數(shù)字融合可以分成兩種方向，即使用數(shù)字方法實(shí)現(xiàn)傳統(tǒng)的模擬電路（數(shù)字-模擬），以及使用模擬方法實(shí)現(xiàn)傳統(tǒng)的數(shù)字電路（模擬-數(shù)字）。本期我們主要介紹數(shù)字-模擬電路。

2.數(shù)字-模擬

隨著半導(dǎo)體技術(shù)的發(fā)展，越來越多人正在探索把原來模擬域處理的信號搬到數(shù)字域處理。這不僅僅是標(biāo)新立異，而且是由半導(dǎo)體技術(shù)發(fā)展的趨勢決定的。所以啊，一個電路的命運(yùn)不知要看工程師的奮斗，還要看歷史進(jìn)程。

那么，半導(dǎo)體技術(shù)如何讓數(shù)字技術(shù)入侵模擬電路呢？大家都知道，隨著半導(dǎo)體制程的發(fā)展，器件特征尺寸變小，器件速度變快，這對于數(shù)字電路和模擬電路都是件好事，皆大歡喜。然而，特征尺寸變小是要付出相應(yīng)代價的。代價第一就是隨著MOSFET柵極氧化層變薄，器件擊穿電壓降低，因此電源電壓也隨之降低。這對于數(shù)字電路來說對性能影響會被柵電容變小期間速度變快而抵消因此不是太大的問題，但對于模擬電路來說問題可就大了。首先，模擬電路的首要指標(biāo)是信噪比，降低電壓意味著信號擺幅降低，但是噪聲不會與電源電壓同步降低，因此低電壓對于信噪比存在不利影響。其次，器件的閾值電壓因?yàn)槁╇姷年P(guān)系也不會與電源電壓同步降低，這就讓傳統(tǒng)cascode等模擬工程師喜聞樂見的電路結(jié)構(gòu)在低電壓下無法再使用。最后，因?yàn)殚撝惦妷号c電源電壓沒有同步降低，因此在低電源電壓下器件的工作范圍更接近于亞閾值區(qū)，因此模擬電路的線性度變差了

除了電源電壓降低帶來的諸多問題以外，先進(jìn)半導(dǎo)體制程的單位面積價格很高，但是模擬電路的整體尺寸并不隨著特征尺寸縮小而等比例縮?。ㄓ绕涫菬o源器件例如電感，其大小與特征尺寸根本就沒關(guān)系），因此在先進(jìn)半導(dǎo)體制程下模擬電路的成本其實(shí)是升高了。

與模擬電路相反，特征尺寸縮小對于數(shù)字電路性能有益無害（除了漏電流增加，但是這個可以說不算性能：）），因此用數(shù)字電路盡量代替模擬電路才能真正享受半導(dǎo)體工藝進(jìn)化帶來的益處。

從近三年年ISSCC的track比較也能看出數(shù)字慢慢進(jìn)入模擬領(lǐng)域代替經(jīng)典模擬電路的趨勢。在ISSCC 10個大track中，模擬track包括傳統(tǒng)模擬電路與功耗管理（Analog），模數(shù)轉(zhuǎn)換器（Data Converters）。數(shù)字track包括架構(gòu)與系統(tǒng)（Digital Arch and Sys），和數(shù)字電路（Digital Circuits）。 然而，在下面的列表中，也有“Digital PLL”，“Digital V-Regulator and Low Pwr”這樣有趣的session。