威爾金森型功分器仿真實(shí)驗(yàn)

由于項(xiàng)目需要，想設(shè)計(jì)一個(gè)威爾金森型功分器，工作頻點(diǎn)在12GHz左右。先用ADS仿了一下，效果不太理想。一則隔離度非常差，只有不到-10dB，再則ADS的版圖操作不是很靈活。希望在Ansoft Designer中驗(yàn)證一下，可是到處都搜不到相關(guān)的示例。百般周折，總算完成了仿真，于是寫(xiě)了幾點(diǎn)總結(jié)，供旁人參考和指正。

提前聲明，本仿真的結(jié)果未經(jīng)過(guò)實(shí)驗(yàn)驗(yàn)證，因?yàn)橥ǔＵJ(rèn)為，12GHz已經(jīng)超出了威爾金森型功分器的適用頻段范圍（X波段以下），此時(shí)隔離電阻的寄生參數(shù)會(huì)對(duì)器件的性能產(chǎn)生不可預(yù)知的影響。本文目的僅在于總結(jié)軟件的使用經(jīng)驗(yàn)，尤其隔離電阻在版圖仿真中的添加方法。

1.??在仿真Wilkinson功分器時(shí)，隔離電阻的添加是最大的困難。雖然Ansoft Designer的原理圖元件庫(kù)中提供了薄膜電阻（Components->Microchip->…），但是無(wú)法導(dǎo)入到版圖中，因此版圖中隔離電阻實(shí)際上是用一個(gè)2端口網(wǎng)絡(luò)來(lái)代替，在Ansoft Designer的安裝目錄中的Examples文件夾中，有兩個(gè)威爾金森功分器的示例，wilk_c和wilk_k，其中wilk_k是有隔離電阻的示例。

在Planar EM界面中，2端口網(wǎng)絡(luò)可通過(guò)Draw菜單中的N-port項(xiàng)添加。若要令端口1與功分器微帶線的某個(gè)邊緣連接，需先通過(guò)按鈕選中該邊緣，然后按住Ctrl鍵，點(diǎn)選對(duì)應(yīng)端口1，點(diǎn)擊Connection按鈕?就完成了連接。

關(guān)于2端口網(wǎng)絡(luò)的設(shè)置，參照wilk_k中的參數(shù)。對(duì)S參數(shù)的設(shè)置本人尚未弄懂，望高手指點(diǎn)。

2.???????在版圖仿真之前，要通過(guò)Mesh Overlay選項(xiàng)查看一下網(wǎng)格的劃分是否正常，如果存在因未對(duì)齊而導(dǎo)致的密集的小網(wǎng)格，必須調(diào)整版圖，否則是肯定仿不出正確結(jié)果的。

另外，如果版圖是從外導(dǎo)入進(jìn)來(lái)的，一般都需要合并一下(全選->Merge Polygons->Union)

3．Ansoft Designer也能像ADS一樣由原理圖生成版圖，方法是通過(guò)Circuit菜單中的Layout Editor項(xiàng)。但是生成的Layout文件不能執(zhí)行版圖仿真，還需要導(dǎo)入到一個(gè)Planar EM文件中，方法是先通過(guò)Ctrl+A全選Layout中的圖形，然后點(diǎn)擊Edit菜單中的Copy to Planar EM項(xiàng)。

下面是我繪制的版圖及其仿真結(jié)果。12GHz頻率太高了，1/4波長(zhǎng)線特別短，所以采用了下面所示的形狀。隔離電阻附近，兩路走線的對(duì)應(yīng)線段為垂直關(guān)系，希望對(duì)降低兩路的耦合有所幫助。