低功耗單片12位數(shù)模轉(zhuǎn)換器DAC7512的性能特點和應(yīng)用分析

DAC7512是TI公司生產(chǎn)的具有內(nèi)置緩沖放大器的低功耗單片12位數(shù)模轉(zhuǎn)換器?其片內(nèi)高精度的輸出放大器可獲得滿幅（供電電源電壓與地電壓間）任意輸出?DAC7512帶有一個時鐘達(dá)30MHz的通用三線串行接口，因而可接入高速DSP?其接口與SPI?QSPI?Microwire及DSP接口兼容，因而可與intel系列單片機(jī)?Motorola系列單片機(jī)直接連接而無需任何其它接口電路?

由于DAC7512串行數(shù)模轉(zhuǎn)換器可選擇供電電源來作為參考電壓，因而具有很寬的動態(tài)輸出范圍，此外，DAC7512數(shù)模轉(zhuǎn)換器還具有三種關(guān)斷工作模式?正常工作狀態(tài)下，DAC7512在5V電壓下的功耗僅為0.7mW，而省電狀態(tài)下的功耗為1μW?因此，低功耗的DAC7512無疑是便攜式電池供電設(shè)備的理想器件?

1 主要特性

DAC7512的主要特點如下：

●微功耗，5V時的工作電流消耗為135μA（DAC7512）;

●在掉電模式時，如果采用5V電源供電，其電流消耗為135nA，而采用3V供電時，其電流消耗僅為50nA;

●供電電壓范圍為+2.7V~+5.5V;

●上電輸出復(fù)位后輸出為0V;

●具有三種關(guān)斷工作模式可供選擇，5V電壓下的功耗僅為0.7mW;

●帶有低功耗施密特輸入串行接口 ;

●內(nèi)置滿幅輸出的緩沖放大器;

●具有SYNC中斷保護(hù)機(jī)制?

2 引腳功能

采用SOT23-5封裝的DAC7512的引腳排列如圖1所示?其引腳定義如下：

VOUT：芯片模擬輸出電壓;

GND：器件內(nèi)所有電路的地參考點;

VDD：供電電源，直流+2.7V~+5.5V;

DIN：串行數(shù)據(jù)輸入;

SCLK：串行時鐘輸入;

SYNC：輸入控制信號（低電平有效）?

3 內(nèi)部結(jié)構(gòu)

DAC7512的組成框圖如圖2所示?圖中的輸入控制邏輯用于控制DAC寄存器的寫操作，掉電控制邏輯與電阻網(wǎng)絡(luò)一起用來設(shè)置器件的工作模式，即選擇正常輸出還是把輸出端與緩沖放大器斷開，而接入固定電阻?芯片內(nèi)的緩沖放大器具有滿幅輸出特性，可驅(qū)動2kΩ及1000pF的并聯(lián)負(fù)載?

4 接口工作模式

DAC7512采用三線制（SYNC，SCLK及DIN）串行接口，

其串行寫操作時序如圖3所示?寫操作開始前，SYNC要置低，DIN的數(shù)據(jù)在串行時鐘SCLK的下降沿依次移入16位寄存器?在串行時鐘的第16個下降沿到來時，將最后一位移入寄存器，可實現(xiàn)對工作模式的設(shè)置及DAC內(nèi)容的刷新，從而完成一個寫周期的操作?此時，SYNC可保持低電平或置高，但在下一個寫周期開始前，SYNC必須轉(zhuǎn)為高電平并至少保持33ns？以便SYNC有時間產(chǎn)生下降沿來啟動下一個寫周期?若 SYNC在一個寫周期內(nèi)轉(zhuǎn)為高電平，則本次寫操作失敗，寄存器強(qiáng)行復(fù)位?由于施密特緩沖器在SYNC高電平時的電流消耗大于低電平時的電流消耗，因此，在兩次寫操作之間，應(yīng)把SYNC置低以降低功耗?

DAC7512的片內(nèi)移位寄存器寬度為16位，其中DB15?DB14是空閑位，DB13?DB12是工作模式選擇位?DB11~DB0是數(shù)據(jù)位?器件內(nèi)部帶有上電復(fù)位電路?上電后，寄存器置0，所以DAC7512處于正常工作模式，模擬輸出電壓為0V?

DAC7512的四種工作模式可由寄存器內(nèi)的DB13?DB12來控制?其控制關(guān)系如表1所列?

表1 DAC7512的工作模式選擇

DB13

DB12

工 作 模 式

0

0

工 作 模 式

0

1

掉電模式

輸出端1kΩ到地

1

0

輸出端100kΩ到地

1

1

高阻

掉電模式下，不僅器件功耗要減小，而且緩沖放大器的輸出級通過內(nèi)部電阻網(wǎng)絡(luò)接到1kΩ?100kΩ或開路?而處于掉電模式時，所有的線性電路都斷開，但寄存器內(nèi)的數(shù)據(jù)不受影響?

5 與微處理器的接口

DAC7512與8051微控制器的接口如圖4所示?圖中，8051的TXD驅(qū)動DAC7512的SCLK，而RXD則驅(qū)動DAC7512的串行數(shù)據(jù)線?設(shè)計時可用8051的一個I/O位（如P3.3）作為SYNC信號?在數(shù)據(jù)傳輸期間，P3.3要保持低電平?由于8051的TXD腳輸出時是低位在前，而DAC7512片內(nèi)寄存器接收時是高位在前，故在傳送數(shù)據(jù)前，應(yīng)當(dāng)用軟件把數(shù)據(jù)調(diào)整好?

由于8051一次只能傳輸8位數(shù)據(jù)?因此，在一個寫周期內(nèi)，應(yīng)當(dāng)用8個時鐘在其下降沿把數(shù)據(jù)寫入DAC7512?寫數(shù)據(jù)時，MSB在前?由于DAC7512內(nèi)有16位寄存器，故在寫完第一個字節(jié)后，P3.3仍然要保持低電平，以便傳輸?shù)诙€字節(jié)?

責(zé)任編輯：gt