PFC控制器的架構、功能特點及應用分析

　　作者：Vinit Jayar，Victor Khasiev

PFC控制器的架構

盡管有許多公司在生產不同類型的PFC （Power Factor Correction，PFC）控制器，這些芯片的架構和結構卻極為類似。大多數PFC控制器都采用增益調制器、電流誤差放大器 （IEA）、PFC比較器、電壓誤差放大器 （VEA） 和PFC脈沖輸出驅動器。圖1是PFC控制器的模塊示意圖。

內環(huán)是電流控制回路，包含了增益調制器、IEA和PFC比較器。外環(huán)控制回路是電壓控制回路，利用VEA作為誤差放大器。VEA輸出 （VEAO） 也是增益調制器的輸入之一。內環(huán)電流控制回路修整來自交流線路的線電流，并與交流線電壓成正比。外環(huán)電壓回路調節(jié)PFC直流總線電壓，使之保持在大約385V左右。需注意的是，與電壓控制回路相比，電流控制回路的帶寬要大得多。

PFC控制器的PFC比較器 驅動器部分在圖1中以虛線標注，其設計圍繞PFC比較器。振蕩器產生鋸齒波形及與該鋸齒波形下降邊緣同步的時鐘 （CLK） 信號。圖1所見的鋸齒波形被稱為“PFC_RAMP”信號，也即RAMP1。

如圖1所示，在周期開始處，CLK信號為高時，PFC_OUT為低。一旦PFC_RAMP超過電流誤差放大器的輸出 （IEAO） 值，PFC_OUT就變高，最終接通外部PFC開關管。PFC_OUT一直保持高電平直到周期結束，CLK會將它設為低電平。因此，PFC能實現尖端的調節(jié)功能。

通常，PFC芯片能確保PFC的負載周期D和PFC_OUT脈沖不會達到100%。防止了升壓電感器達致飽和。最大的負載周期會在AC線電壓的過零點處出現 （如圖2所示的Ch2）。

因此，當Vin為零時，控制器芯片限制負載周期為98%。例如，圖3所示是飛兆半導體的PFC控制器FAN4810的實際波形。這里Ch4是電流誤差放大器的輸出。

對設計人員而言，設置正確的電流誤差放大器輸出值是非常重要的。例如，FAN4810規(guī)格定義RAMP1谷對峰電壓為2.5V。這意味著通過調節(jié)，IEAO電壓的動態(tài)范圍應該在RAMP1信號擺幅內，如圖3所示的線跡Ch1和Ch4。

在許多IC中，IEA是跨導放大器 （transconductance amplifier）。圖1所示為圍繞該放大器的2類補償電路。該補償電路與參考電壓引腳VREF連接，建立了PFC的軟啟動功能。當啟動時，IEAO上升到參考電壓水平；隨著回路進行調節(jié)，IEAO從VREF水平下降到工作水平。這保證了PFC的負載周期從0% 逐漸增加到回路所需要的數值，從而提供了軟啟動功能，如圖4所示。

增益調制器的功能

PFC控制器的中部心分是增益調制器和電壓誤差放大器，如圖1所示。該增益調制器會生成控制信號給電流控制回路，讓后者對這個輸入電流進行修整。FAN4810 PFC控制器的電流控制回路確保電流傳感器的負反饋電壓被內部Rcp電阻上的正電壓所平衡。這一正電壓由流經Rcp的增益調制器輸出電流所生成。因此，所產生的線電流 （I_line） 和 ISENSE 引腳上的電壓被迫重復增益調制器輸出波形的形狀。換言之，這個情況：

I_line R_{s}=I_{GM} R_{cp} （1）

會常常出現。這里，Rs代表線電感電阻 （line current sense resistor），而IGM是增益調制器的輸出電流。

為了修整產生的線電流，增益調制器采用三個輸入：IAC、VRMS 和VEA輸出。引腳IAC通過1M 電阻與AC線整流橋的輸出相連接 （見圖6中的R4）。IAC為兩倍線頻率全波整流正弦波，與瞬態(tài)AC線電壓成正比。IAC實際上修整了增益調制器輸出電流，該電流由下式的正弦曲線描述：

I_{GM}=\frac{I_{VC} V_{RAO}}{V_{RMS}^{2}} （2）

在VRMS引腳的電壓是與AC線電壓RMS值成正比的DC電壓，如圖6所示。IGM 的設計與VRMS平方成反比。

為什么增益調制器的輸出電流必須與AC線電壓RMS 值的平方成反比呢？假設VEAO恒定不變，如果輸入線電壓加倍，為提供相同的功率，那么輸入電流及IGM就應相應減小一半。由式 （2） 可知，若線電壓加倍，IAC也會加倍。因此要抵消IAC 的增大，VRMS信號便應增加4倍。

VEA帶寬和THD

增益調制器的第三個輸入是VEA輸出，會決定增益調制器輸出電流的幅值。VEA的輸入與監(jiān)測PFC輸出電壓的分壓器相連接 （圖6）。在FAN4810的例子中，FB引腳在額定總線電壓 （nominal bus voltage） 時被設置為2.5V。VEA是帶類2補償電路的跨導放大器，如圖1所示。要關閉VEA的反饋回路，有兩個相互矛盾的要求：1） 回路應具有足夠低的帶寬來緩減DC總線上的120Hz 紋波電壓，從而減小輸入線電流的總諧波失真 （Total Harmonic Distortion，THD）；2） 回路必須足夠快的負載瞬態(tài)響應。

THD是設計人員考慮的重要因素。由于輸出電容的移相特性，大容量電容的電壓紋波相位與線電壓相比時 （見圖3中的Ch 3） 位移了90度。因此與位移的電壓紋波成正比的信號直接輸入到VEA，放大器的增益和帶寬應該受到限制。通常，電壓控制回路分頻頻率設置在10 ～30Hz之間。

增益調制器有兩個有趣的特性很少被提及。首先，轉移特性提供了自然的電壓過低保護 （brown out protection）。增益調制器的最大增益被設計在最小線電壓處。若輸入電壓恰巧低于規(guī)定的最小值 （電力減弱情況），那么增益和PFC負載周期都會急劇下降，因而降低總線電壓。第二個有趣的特性是內置過電流保護功能。增益調制器的最大輸出電壓會被限制，在FAN4810中為0.8V。如果因為任何原因，例如由于過載，ISENSE 引腳上的電壓下降到低于 0.8V，IEA的反相輸入對地負值將會更大。因此，IEAO水平將增加，這會降低PFC負載周期和總線電壓，從而限制輸出功率 （見圖1）。

PFC保護電路

如同其他控制器一樣，FAN4810包括了大量與PFC工作相關的保護電路。其中有過電壓保護 （Over-Voltage Protection，OVP） 和過電流保護 （Over-Current Protection，OCP） （見圖5）。利用由PFC OVP或電流限值設置的SR觸發(fā)來終止PFC輸出脈沖。所以，OVP和OCP故障會在每一個周期中被監(jiān)測及閂鎖。

飛兆半導體器件具有“三重故障 （Tri-Fault）”保護功能。這種保護可覆蓋以下故障：（a） FB引腳對地短路，（b） 從PFC DC總線分壓器到芯片的VFB引腳的連線 （引線或PCB走線） 斷裂，（c） 分壓器的頂端或底部電阻開路 （圖6中的電阻R1、R2）。如果FB對地短路 （情況（a）），PFC_FB引腳上的電壓將低于0.5V，Tri-Fault 比較器輸出將停頓PFC OUT脈沖。在引線斷裂（情況（b）） ，內部電流源開始對電容Ctf充電。于是，一旦FB引腳上的電壓超過2.75V，OVP比較器將終止PFC輸出。電容Ctf （圖6中的C2） 是可選的選項，定義時間t_F 來觸發(fā)保護電路。

t_F=\frac{Ctf 2.75V}{200nA}

對于 （c） 的故障情況，OVP或TRI_FAULT將終止PFC_OUT脈沖。如果因任何原因DC總線電壓超過額定水平的10%，OVP保護開始起作用。例如，若額定總線電壓為385VDC （FB引腳為2.5V），只要總線電壓超過423VDC （FB引腳為2.75V），OVP就會被觸發(fā)。

小結

PFC控制器集成了諸如過電壓保護 （OVP）、過電流保護 （OCP） 及FAN4810示例中的三重故障 （TriFault） 保護等功能，在AC/DC設計中起著重要的作用。帶有有源PFC及接近統(tǒng)一功率因子的轉換器能滿足ICE61000-3-2 規(guī)范的要求，減少了電源設計者的一個主要顧慮。

責任編輯：gt