如何將微小的傳感器輸出訊號(hào)轉(zhuǎn)換為ADC輸入電壓？

問題：有沒有一個(gè)模塊，能讓我直接將微小的傳感器輸出訊號(hào)轉(zhuǎn)換為ADC輸入電壓？

答案：有的，新一代儀表放大器系列（如ADI的整合方案）可望一舉完成如下任務(wù)：抑制共模訊號(hào)、放大差模訊號(hào)，將電壓轉(zhuǎn)換為符合要求的ADC輸入電壓，并且保護(hù)ADC免受過壓影響！

在無數(shù)的工業(yè)、汽車、儀器儀表和眾多其他應(yīng)用中，普遍存在著一項(xiàng)挑戰(zhàn)，就是如何將微小的傳感器訊號(hào)正確連接到ADC，以實(shí)現(xiàn)數(shù)字化和數(shù)據(jù)擷取。傳感器訊號(hào)通常很微弱，可能有很高的噪聲，看上去像是一個(gè)非常高的阻抗源，位于大共模（CM）電壓之上。這些都是ADC輸入所不樂見的。

本文將介紹最新整合解決方案，可以徹底解決工程師所提出超出當(dāng)下能力范圍的問題。文中并將詳細(xì)介紹設(shè)計(jì)步驟，以便配置一個(gè)完整的傳感器接口儀表放大器來驅(qū)動(dòng)ADC輸入。

圖1：從傳感器到達(dá)ADC的挑戰(zhàn)

什么適合傳感器？為何有問題？

這個(gè)問題的簡(jiǎn)短答案是儀表放大器。傳感器適合連接的對(duì)象是儀表放大器。

儀表放大器具有高精度（低失調(diào)）和低噪聲特性，不會(huì)破壞小輸入訊號(hào)。其差分輸入適合于許多傳感器訊號(hào)（如應(yīng)變計(jì)、壓力傳感器等），并且能夠抑制任何存在的共模訊號(hào)，僅留下我們感興趣的原始小電壓，而不至于會(huì)有不需要的共模訊號(hào)。儀表放大器具有很大的輸入阻抗，不會(huì)為傳感器帶來負(fù)載，確保脆弱的訊號(hào)不受訊號(hào)處理的影響。

此外，儀表放大器通常使用單一外部電阻即可提供很大的增益和可選增益范圍，因而非常靈活，讓目標(biāo)小訊號(hào)適應(yīng)遠(yuǎn)高于訊號(hào)路徑噪聲位準(zhǔn)的電壓和ADC模擬輸入。儀表放大器是針對(duì)精密性能而設(shè)計(jì)的，內(nèi)部進(jìn)行了調(diào)整，能夠在寬廣的工作溫度范圍內(nèi)保持其性能，并且不受電源電壓變化的影響。儀表放大器還具有極低的增益誤差，這也有助于其維持精度，并限制擺幅變化所造成的測(cè)量或訊號(hào)誤差

ADC輸入樂見什么？

驅(qū)動(dòng)ADC輸入可不是那么容易。前端的內(nèi)部電容（圖2中的CDAC）開關(guān)操作會(huì)引起電荷注入，這使得傳輸高線性度的穩(wěn)定訊號(hào)以供ADC量化成為一項(xiàng)艱巨的任務(wù)。驅(qū)動(dòng)ADC輸入的驅(qū)動(dòng)器必須能夠處理這些龐大的電荷注入，并在下一個(gè)轉(zhuǎn)換周期之前迅速穩(wěn)定下來。此外，根據(jù)ADC分辨率（位數(shù)），驅(qū)動(dòng)器的噪聲和失真不應(yīng)成為限制因素。

圖2：ADC輸入驅(qū)動(dòng)具有挑戰(zhàn)性

要達(dá)到上述要求絕非易事，特別是對(duì)于低功耗驅(qū)動(dòng)器而言。另外，由于半導(dǎo)體制程的現(xiàn)代化，ADC工作電源電壓日漸下降。這種趨勢(shì)的不良副作用之一，是ADC輸入變得更容易受輸入過壓的影響，并可能造成傷害或損壞，而這就需要有外部電路來防范這種過壓。此類外部電路不僅不能將任何可測(cè)量噪聲加入訊號(hào)，而且不應(yīng)限制帶寬或引起任何形式的失真。另外還非常希望整個(gè)電路能快速反應(yīng)，并能從過壓事件中迅速地恢復(fù)。

偏移輸入訊號(hào)以符合ADC模擬輸入電壓范圍也存在挑戰(zhàn)。為執(zhí)行此任務(wù)而增加的任何電路組件都必須遵守前面列出的所有限制條件（即低失真、低噪聲、足夠的帶寬等）。

如果儀表放大器能夠直接驅(qū)動(dòng)ADC就好了…

市面上的所有儀表放大器都存在一些缺點(diǎn)，因此需要更多電路組件才能完成從物理世界（傳感器）到數(shù)字世界（ADC）的路徑。傳統(tǒng)上，儀表放大器不是驅(qū)動(dòng)ADC的首選電路組件（某些ADC比其他ADC更精密）。儀表放大器所做的事情已經(jīng)夠多了，希望它做得更多似乎不公平！

克服ADC驅(qū)動(dòng)器的諧波失真（HD）是一項(xiàng)困難的挑戰(zhàn)。下面是ADC驅(qū)動(dòng)器必須滿足或超過的失真性能的表達(dá)式，其是ADC分辨率的函數(shù)：

因此，對(duì)于16位ENOB，SINAD≥98 dB

目前市場(chǎng)上的儀表放大器通常不是為驅(qū)動(dòng)ADC輸入而設(shè)計(jì)的。造成這種情況的最常見的原因，是這些組件缺乏高分辨率ADC所需的線性度。線性度或諧波失真（也稱為THD，即總諧波失真）是最有可能的限制因素，儀表放大器因此而無法直接驅(qū)動(dòng)ADC。當(dāng)復(fù)雜波形被數(shù)字化后，一旦其被失真項(xiàng)干擾，訊號(hào)便無法與此類干擾區(qū)分開來，數(shù)據(jù)擷取將被破壞！驅(qū)動(dòng)器還應(yīng)能夠從之前解釋的ADC輸入電荷注入瞬態(tài)中快速穩(wěn)定下來。

當(dāng)下的解決方案得到改善

現(xiàn)在，新的儀表放大器系列不僅能夠完成儀表放大器傳統(tǒng)上所做的所有事情，而且能非常良好地直接驅(qū)動(dòng)ADC并保護(hù)ADC輸入！ LT6372-1 （支援0dB到60dB的增益）和 LT6372-0.2 （支持–14dB到+46dB的增益/衰減）可以協(xié)助完成精密傳感器接口的任務(wù)，直接驅(qū)動(dòng)ADC輸入。

圖3：理想的傳感器放大器/ADC驅(qū)動(dòng)器

使用諸如LT6372系列的高精度、低噪聲儀表放大器來直接驅(qū)動(dòng)ADC模擬輸入具有明顯的優(yōu)勢(shì)，無需再增加一個(gè)放大或緩沖級(jí)。其中的一些好處包括：減少組件數(shù)量，降低功耗和成本，縮小電路板面積，提供高CMR、卓越的直流精度、低1/f噪聲，透過單一組件選擇增益。

許多被選作ADC驅(qū)動(dòng)器的高速運(yùn)算放大器可能沒有LT6372系列所具有的低1/f噪聲特性，原因是后者采用專有制程制造。此外，可能需要增加額外的緩沖和增益級(jí)以放大微小的傳感器訊號(hào)。采用儀表放大器直接驅(qū)動(dòng)ADC時(shí)，放大器級(jí)或基準(zhǔn)電壓源都沒有與之相當(dāng)?shù)念~外噪聲源或直流偏移項(xiàng)。

LT6372-1和LT6372-0.2具有極高的輸入阻抗，可以與傳感器或類似訊號(hào)輸入接口，并提供大增益（LT6372-1）或衰減（LT6372-0.2）而不會(huì)引起負(fù)載效應(yīng)，同時(shí)其低失真和低噪聲可確保精確轉(zhuǎn)換而不會(huì)降低性能，支持16位和更低分辨率ADC以高達(dá)150kSPS的速率運(yùn)作。圖4顯示在給定增益設(shè)定下，每個(gè)組件可實(shí)現(xiàn)的帶寬。

圖4：LT6372-1和LT6372-0.2在各種增益下的頻率響應(yīng)

LT6372-1失真與頻率的關(guān)系參見圖5，應(yīng)確保失真項(xiàng)不會(huì)影響ADC在最高目標(biāo)頻率的THD性能。以ADC LTC2367-16 為例，其SINAD規(guī)格為94.7dB。為確保驅(qū)動(dòng)器不是主要因素，圖5顯示LT6372-1是小于約5kHz頻率的合適選擇。

圖5：LT6372-1 THD與頻率的關(guān)系

LT6372-1用于ADC驅(qū)動(dòng)器的精妙之處

除前面提到的優(yōu)點(diǎn)之外，LT6372系列的分離基準(zhǔn)電壓架構(gòu)（在圖6中顯示為分開的RF1和RF2接腳）則允許以將訊號(hào)直接有效地平移到ADC FS電壓范圍內(nèi)，而無需使用額外的基準(zhǔn)電壓源和其他外部電路來達(dá)到相同目的，從而降低成本和復(fù)雜性。對(duì)于大多數(shù)ADC，REF2（此處顯示與VOCM直流電壓相連）將與ADC VREF電壓相連，這將確保ADC模擬輸入中間位準(zhǔn)為VREF/2。

圖6：LT6372分離基準(zhǔn)電壓用于將訊號(hào)移至ADC模擬輸入訊號(hào)范圍內(nèi)

LT6372系列的內(nèi)建輸出箝位（CLHI和CLLO）確保ADC的敏感輸入不會(huì)受到正向或負(fù)向瞬變的破壞或可能的損害。該系列支持無失真的輸出擺幅達(dá)到箝位電壓，并能夠快速響應(yīng)和恢復(fù)，從而在可能的瞬變觸發(fā)任一箝位之后保護(hù)ADC并使之迅速恢復(fù)正常工作。

有些SAR ADC的模擬輸入為放大器驅(qū)動(dòng)帶來了具挑戰(zhàn)性的負(fù)載。放大器需要有低噪聲和快速建立特性，并具備高直流精度，以將干擾訊號(hào)的擾動(dòng)保持在一個(gè)LSB或更小。更高的采樣速率和更高階的ADC對(duì)放大器的要求也更高。圖7顯示了典型SAR ADC的輸入。

圖7：采集/采樣模式下的SAR ADC輸入

圖7所示的切換位置對(duì)應(yīng)于采樣或采集模式，在該模式下，模擬輸入連接到采樣電容CDAC，然后在下一會(huì)話開始轉(zhuǎn)換。

在此階段開始之前，切換S2已將CDAC電壓放電至0V或其他偏置點(diǎn)，例如FS/2。在采樣周期開始時(shí)，S1閉合且S2斷開，VSH和模擬輸入的電壓差導(dǎo)致瞬態(tài)電流流動(dòng)，使得CDAC可以充電達(dá)到模擬輸入電壓。對(duì)于較高采樣速率的ADC，該電流可能高達(dá)50mA。電容CEXT有助于緩解該電流階躍引起的放大器輸出電壓的階躍變化，但放大器仍會(huì)受到其干擾，需要在采集周期結(jié)束之前及時(shí)建立。電阻REXT將驅(qū)動(dòng)器與CEXT隔開，并且在驅(qū)動(dòng)大電容時(shí)還能降低其對(duì)穩(wěn)定性的影響。關(guān)于REXT和CEXT值的選擇，需要權(quán)衡這種電流注入造成的更大隔離與以這種方式形成的低通濾波器所導(dǎo)致的建立時(shí)間性能下降。此濾波器也有助于減小帶外噪聲并改善SNR，不過這不是其主要功能。

ADC前端RC組件值設(shè)計(jì)

選擇REXT和CEXT的值時(shí)要考慮很多因素。以下是影響FFT或其他方式測(cè)得的ADC動(dòng)態(tài)響應(yīng)的因素總結(jié)：

CEXT：充當(dāng)輸入電荷反沖的電荷桶，使電壓階躍最小，從而改善建立時(shí)間。

太大：可能會(huì)影響放大器穩(wěn)定性，并可能將LPF滾降頻率降得太低而無法讓訊號(hào)通過。

太?。篈DC輸入的電荷反沖太大，無法及時(shí)建立。

REXT：在放大器輸出和CEXT之間提供隔離，以確保穩(wěn)定性。

太大：可能會(huì)使建立時(shí)間常數(shù)過長(zhǎng)。當(dāng)計(jì)入ADC輸入非線性阻抗時(shí)，也可能導(dǎo)致THD升高1?？赡軙?huì)增加IR壓降誤差。

太?。河捎贑EXT，放大器可能變得不穩(wěn)定或其正向路徑建立可能會(huì)受到影響。

下面是設(shè)計(jì)REXT和CEXT值的一些設(shè)計(jì)步驟，以LT2367-16 ADC為例，其由LT6372-1驅(qū)動(dòng)，最大輸入頻率fIN為2kHz，采樣速率為150kSPS：

選擇足夠大的CEXT充當(dāng)電荷桶，大幅減少電荷反沖：

其中：

CDAC：ADC輸入電容 = 45 pF （LTC2367-16）

→ CEXT = 10 nF （選定值）

使用下式計(jì)算ADC輸入電壓階躍VSTEP：

其中：

VREF = 5 V （LTC2367-16）

CDAC： ADC輸入電容 = 45 pF （LTC2367-16）

CEXT = 10 nF（之前）

→ VSTEP = 22 mV （計(jì)算值）

注意：此VSTEP函數(shù)假設(shè)CDAC在每個(gè)采樣周期結(jié)束時(shí)都放電至地，LTC2367-16也是如此。參考文獻(xiàn)1中的VSTEP公式使用了不同的假設(shè)，因?yàn)樗轻槍?duì)ADC架構(gòu)的，CDAC電壓對(duì)于每個(gè)樣本保持不變。

假設(shè)階躍輸入以指數(shù)方式建立，計(jì)算需要多少個(gè)輸入REXT×CEXT時(shí)間常數(shù)NTC才能建立：

其中：

VSTEP：之前計(jì)算的ADC輸入電壓階躍

VHALF_LSB：LSB/2，單位為伏特。對(duì)于5V FS和16位，其為 38μV （= 5V/217）

→ NTC = 6.4個(gè)時(shí)間常數(shù)

計(jì)算時(shí)間常數(shù)τ：

其中：

tACQ：ADC采集時(shí)間；tACQ = tCYC – tHOLD

假設(shè)采樣率為150kSPS：

tCYC = 6.67μs （= 1/150kHz）

tHOLD = 0.54μs （LTC2367-16）

因此：tACQ = 6.13μs

→ τ ≤ 0.96 μs

在已知τ和CEXT的情況下，可以計(jì)算REXT

→ REXT ≤ 96 Ω

現(xiàn)在我們有了外部RC值，所選ADC可以適當(dāng)?shù)亟?。如果?jì)算出的REXT過高，可以增加CEXT并重新計(jì)算REXT以減小其值，反之亦然。圖8顯示了CEXT的選定值和對(duì)應(yīng)的REXT值，用以簡(jiǎn)化本例工作條件下的計(jì)算任務(wù)。

圖8：ADC正確建立對(duì)應(yīng)的外部輸入RC關(guān)系。

使用前面的步驟找到合適的REXT和CEXT起始值。應(yīng)執(zhí)行基準(zhǔn)檢驗(yàn)和評(píng)估，并根據(jù)需要優(yōu)化這些值，同時(shí)牢記此類變動(dòng)對(duì)性能的影響。

總結(jié)

本文介紹一個(gè)新的儀表放大器系列，它能協(xié)助連通傳感器與數(shù)據(jù)擷取組件。文中并詳細(xì)探討這些組件的特性，并透過一個(gè)實(shí)際的例子說明了如何設(shè)計(jì)ADC前端組件，以確保驅(qū)動(dòng)器與ADC的組合能夠達(dá)到預(yù)期的分辨率。
? ? ? ?責(zé)任編輯:pj