低噪聲信號(hào)鏈設(shè)計(jì)注意事項(xiàng)

在根據(jù)結(jié)構(gòu)、連接和特性選擇了電橋后，需要設(shè)計(jì)一個(gè)低噪聲信號(hào)鏈來(lái)測(cè)量電橋輸出。本節(jié)詳細(xì)探討與選擇信號(hào)鏈元件有關(guān)的多個(gè)重要主題：

放大

本節(jié)所述，典型電橋的靈敏度為1mV/V至3mV/V。在如此低的靈敏度情況下，通常需要選擇VEXCITATION的最大值以盡可能提高電橋輸出信號(hào)。例如，在上篇文章中表中的VEXCITATION最大值為15V，電橋靈敏度為2mV/V，得到的最大電橋輸出信號(hào)為30mV。這個(gè)電平相對(duì)較低的信號(hào)需要放大以實(shí)現(xiàn)精密測(cè)量。但是，選擇VEXCITATION>AVDD可能需要對(duì)基準(zhǔn)或信號(hào)電壓進(jìn)行電平轉(zhuǎn)換，以符合ADC輸入限制，因?yàn)榇蠖鄶?shù)ADC只支持AVDD≤5V。在這種情況下，應(yīng)在無(wú)增益ADC前面使用外部儀表放大器(INA)來(lái)放大電橋信號(hào)，并設(shè)置放大器輸出共模電壓。當(dāng)VEXCITATION≤AVDD時(shí)，選擇具有集成式低噪聲可編程增益放大器(PGA)的ADC來(lái)降低系統(tǒng)噪聲并提高動(dòng)態(tài)范圍。選擇具有集成PGA的ADC還可簡(jiǎn)化信號(hào)鏈并減小PCB面積。以下各小節(jié)詳細(xì)說(shuō)明了外部INA和集成PGA的操作和用例。

儀表放大器

如果電橋信號(hào)超出ADC輸入限制，則可能需要使用INA。當(dāng)VEXCITATION>AVDD時(shí)，通常會(huì)出現(xiàn)這種情況?；蛘撸绻xADC沒(méi)有集成的PGA，可以使用外部INA來(lái)放大電橋輸出。

INA架構(gòu)和運(yùn)行

下圖中顯示了基本的三運(yùn)算放大器INA，但也有其他拓?fù)浣Y(jié)構(gòu)。

上圖中的INA放大AINP和AINN之間的電壓。放大器增益由外部增益設(shè)置電阻RG和內(nèi)部反饋電阻RF確定。AINP和AINN處的電壓通過(guò)A1和A2以及兩個(gè)RF電阻器強(qiáng)制傳遞到RG上。這會(huì)迫使相同電流流過(guò)所有三個(gè)電阻器以產(chǎn)生增益。差分放大器由運(yùn)算放大器A3和四個(gè)電阻器R構(gòu)成，充當(dāng)單位增益緩沖器。經(jīng)過(guò)放大的電壓在INA的REF和VOUT引腳之間進(jìn)行測(cè)量。REF引腳設(shè)置輸出電壓的基準(zhǔn)點(diǎn)，選擇它通常是為了與ADC共模范圍匹配。INA增益由RG設(shè)置，并按下列方程確定：

大多數(shù)INA都支持高達(dá)1000V/V的大電壓增益。不過(guò)，與高增益相關(guān)的一個(gè)實(shí)際困難是，它會(huì)將輸入信號(hào)共模電壓限制為大概1/2Vs。在INA拓?fù)浣Y(jié)構(gòu)中，輸入共模電壓必須與圖5-1中由A1和A2構(gòu)成的第一個(gè)運(yùn)算放大器級(jí)的輸出共模電壓相匹配。由于RG的電壓經(jīng)過(guò)放大后成為A1和A2的輸出，因此A1和A2的輸出電壓受這些電壓與任一電源（V+或V–）接近程度的限制。由于這一限制，需要選擇適當(dāng)?shù)腎NA和電橋激勵(lì)電源，以使電橋輸出處于INA測(cè)量范圍內(nèi)。模擬工程師計(jì)算器中的INAVcm與Vout工具可根據(jù)一系列INA的輸出電壓計(jì)算輸入共模范圍，從而簡(jiǎn)化了這一過(guò)程。下圖顯示了此工具使用INA826時(shí)的示例。

INA誤差源

將INA添加到信號(hào)路徑中會(huì)引入多種不同的誤差。例如，當(dāng)增益設(shè)置為100V/V時(shí)，圖5-2中所示的INA826的增益誤差規(guī)格為±0.04%（典型值）和±0.15%（最大值）。此增益誤差來(lái)自于電阻器元件出廠調(diào)整的輕微不匹配。INA還有增加到測(cè)量中的失調(diào)電壓誤差。INA826以輸入為基準(zhǔn)的失調(diào)電壓誤差為150μV（最大值）。此外，電阻RG可產(chǎn)生一定的增益誤差，直接增加到總系統(tǒng)誤差中。INA還會(huì)向測(cè)量中增加噪聲。在0.1Hz至10Hz帶寬內(nèi)，INA826以輸入為基準(zhǔn)的噪聲為0.52μVPP。由于INA拓?fù)?，此噪聲可能大于ADC中集成的PGA。有關(guān)噪聲在電橋測(cè)量中的重要性的更詳細(xì)討論，請(qǐng)參閱下文。

集成式PGA

當(dāng)VEXCITATION≤AVDD時(shí)，可以選用具有集成式PGA的ADC。這些情況通常允許使用與節(jié)6.1中所述電路類似的比例基準(zhǔn)配置。集成式PGA與外部器件相比，通常還具有更好的性能，因?yàn)榧墒絇GA已針對(duì)與相關(guān)ADC搭配使用進(jìn)行了優(yōu)化。

集成式PGA架構(gòu)和運(yùn)行

集成式PGA通常作為基本INA的前端實(shí)現(xiàn)。電路類似于上圖，因?yàn)樗褂肁1、A2、兩個(gè)RF電阻器和用于設(shè)置增益的一組經(jīng)過(guò)出廠調(diào)整的可編程RG電阻器。例如，下圖顯示了ADS1235中的PGA。

此外，圖5-3中的PGA在PGA的輸入和輸出端都有低通濾波器。這些濾波器有助于降低對(duì)電磁干擾(EMI)的敏感性。某些集成式PGA還需要外部電容器來(lái)過(guò)濾調(diào)制器導(dǎo)致的樣本脈沖，并執(zhí)行抗混疊。與INA類似，集成式PGA具有共模電壓要求，具體由運(yùn)算放大器的增益和輸出決定。例如，集成到ADS1235中的PGA的絕對(duì)輸入電壓（VAINP或VAINN）受方程限制

其中：

VINMAX=VAINP–VAINN，描述最大差分輸入電壓。

下圖顯示了ADS1235集成式PGA輸入與PGA輸出之間的關(guān)系。

上圖中的PGA輸出電壓（VOUTP和VOUTN）取決于PGA增益和輸入電壓幅度VIN。對(duì)于線性工作，PGA輸出電壓不得超過(guò)AVDD–0.3V或AVSS+0.3V。請(qǐng)注意，上圖顯示的是正差分輸入電壓產(chǎn)生正差分輸出電壓，但也可以是負(fù)差分電壓。請(qǐng)參閱ADS1235Excel計(jì)算器工具，了解共模輸入范圍計(jì)算器和其他有助于簡(jiǎn)化使用此ADC的項(xiàng)目的重要設(shè)計(jì)工具。此外在后面的文章中的電路演示了如何使用這些計(jì)算器工具來(lái)確定電橋輸出是否處于PGA共模范圍內(nèi)。

使用集成PGA的優(yōu)點(diǎn)

使用具有集成PGA的ADC的一個(gè)優(yōu)點(diǎn)是，集成器件不需要在INA解決方案中使用輸出緩沖差分放大器。與使用外部INA相比，去除此元件可降低噪聲。例如，在0.1Hz至10Hz頻率范圍內(nèi)，INA826具有0.52μVPP的輸入基準(zhǔn)噪聲，而在使用FIR濾波器的情況下，ADS1235在10個(gè)樣本/秒(SPS)速率下的噪聲為0.096μVPP。該集成PGA的另一項(xiàng)優(yōu)勢(shì)是增益已經(jīng)過(guò)出廠修整。此過(guò)程通?？傻玫奖菼NA和外部RG組合增益誤差更低的誤差。例如，ADS1235的典型增益誤差為0.05%。而INA826增益誤差為0.04%，這不包括RG產(chǎn)生的任何其他增益誤差。例如，與使用ADS1235集成PGA相比，選擇初始容差為0.1%的RG電阻器會(huì)使增益誤差增加一倍以上。

噪聲

在數(shù)據(jù)采集系統(tǒng)中，噪聲是指可能干擾或隱藏目標(biāo)信號(hào)的任何不需要的信號(hào)。有些噪聲對(duì)于所有電氣元件來(lái)說(shuō)是固有的，可能來(lái)自系統(tǒng)內(nèi)部（放大器、ADC、電壓基準(zhǔn)等）或外部（EMI、接地環(huán)路、線路周期噪聲等）。噪聲對(duì)于電橋測(cè)量系統(tǒng)非常重要，因?yàn)殡姌蜉敵鲭妷和ǔ＜s為幾十毫伏。如此小的信號(hào)需要低噪聲、高分辨率信號(hào)鏈才能實(shí)現(xiàn)高動(dòng)態(tài)范圍。雖然噪聲對(duì)于電橋測(cè)量系統(tǒng)很重要，但完整的信號(hào)鏈噪聲分析可能會(huì)很復(fù)雜。因此，全面了解噪聲不在本應(yīng)用手冊(cè)的討論范圍之內(nèi)。本文說(shuō)明ADC數(shù)據(jù)表中如何報(bào)告噪聲，以及如何使用此信息幫助實(shí)現(xiàn)電橋測(cè)量系統(tǒng)的設(shè)計(jì)目標(biāo)。有關(guān)ADC測(cè)量中的噪聲的更多信息，請(qǐng)參閱精密ADC噪聲分析的基本原理電子書(shū)以及TI高精度實(shí)驗(yàn)室培訓(xùn)課程中的ADC噪聲內(nèi)容。

ADC噪聲數(shù)據(jù)表

ADC數(shù)據(jù)表通常報(bào)告輸入短路(VIN=0V)時(shí)的噪聲。此配置提供ADC固有噪聲的純測(cè)量值，如果ADC具有集成式PGA，則還包括放大器噪聲。此測(cè)量值不包括隨輸入信號(hào)線性變化的電壓基準(zhǔn)噪聲。不過(guò)，對(duì)于使用比例基準(zhǔn)配置的電橋測(cè)量系統(tǒng)，由于往往會(huì)消除電壓基準(zhǔn)噪聲和漂移，因此這通常不是問(wèn)題。ADC噪聲表中顯示的實(shí)際值包括數(shù)千個(gè)數(shù)據(jù)點(diǎn)或持續(xù)數(shù)秒的數(shù)據(jù)。對(duì)該數(shù)據(jù)集執(zhí)行統(tǒng)計(jì)分析，可確定均方根(RMS)值和峰峰值。對(duì)于Δ-ΣADC，則會(huì)針對(duì)輸出數(shù)據(jù)速率(ODR)、濾波器類型和增益設(shè)置的各種組合（如果適用），報(bào)告這些信息。例如，下表顯示了ADS1235數(shù)據(jù)表中的一部分噪聲性能信息。下表中的每一行都是一種不同的ODR和濾波器類型組合，而每一列表示可用的PGA增益。

上表中的噪聲值以輸入為基準(zhǔn)(RTI)。ADC測(cè)量的RTI噪聲是指增益后ADC輸入端的等效噪聲幅度。例如，當(dāng)增益=1V/V時(shí)，上表中的噪聲以±5V范圍為基準(zhǔn)。當(dāng)增益=128V/V時(shí)，噪聲以小得多的±39.06mV范圍為基準(zhǔn)。上表中還包括兩個(gè)從噪聲值推導(dǎo)得出的品質(zhì)因數(shù)：有效分辨率和無(wú)噪聲分辨率。ADC數(shù)據(jù)表中的有效分辨率是指滿量程范圍(FSR)相對(duì)于測(cè)量中的RMS噪聲VN,RMS的動(dòng)態(tài)范圍。相比之下，ADC數(shù)據(jù)表中的無(wú)噪聲分辨率是指FSR相對(duì)于測(cè)量中的峰峰值(PP)噪聲VN,PP的動(dòng)態(tài)范圍。這些噪聲參數(shù)使用方程式20和方程式21進(jìn)行計(jì)算：

Effectiveresolution=log2(FSR/VN,RMS)(bits)

Noise-freeresolution=log2(FSR/VN,PP)(bits)

例如，當(dāng)增益=128V/V且ODR=20SPS時(shí)，表5-1顯示ADS1235有限脈沖響應(yīng)(FIR)數(shù)字濾波器提供的噪聲性能為0.029μVRMS或0.16μVPP。使用下面的方程這些設(shè)置分別計(jì)算ADS1235有效分辨率和無(wú)噪聲分辨率：

Effectiveresolution=log2[(±5V/128V/V)/(0.029μVRMS)]=log2[2,693,966]=21.3bits

Noise-freeresolution=log2[(±5V/128V/V)/(0.16μVPP)]=log2[488,281]=18.9bits

電橋測(cè)量通常使用第三個(gè)參數(shù)來(lái)表征性能，這個(gè)參數(shù)稱為無(wú)噪聲計(jì)數(shù)(NFC)，它從無(wú)噪聲分辨率推導(dǎo)得出。這對(duì)于設(shè)計(jì)要求秤測(cè)量結(jié)果中顯示的最后一位數(shù)字保持穩(wěn)定（或無(wú)噪聲）的稱重秤應(yīng)用尤其重要。使用有效分辨率目標(biāo)來(lái)設(shè)計(jì)稱重秤，可能會(huì)導(dǎo)致秤上顯示的最后一位數(shù)字不斷移動(dòng)，因?yàn)橛行Х直媛驶赗MS噪聲。NFC由下式定義，計(jì)算給定ADC參數(shù)的NFC：

NFC=2(Noise-freeresolution)(counts)

NFC=2(18.9)=488,000counts

無(wú)噪聲分辨率和NFC是在假設(shè)ADC輸入使用整個(gè)FSR的情況下計(jì)算得出的。但是，如果稱重秤系統(tǒng)不使用整個(gè)ADCFSR，系統(tǒng)NFC性能與ADC噪聲表中所示的值將會(huì)不同。下一節(jié)說(shuō)明了NFC性能的這種降低。