Σ-Δ型ADC工作原理詳解

前言

前邊講了ADC的各種參數(shù)，這里具體介紹Σ-Δ型ADC，這個是ADC類型里比較難理解的一種，我先介紹這種，之后再介紹其他類型的ADC。

一、Σ-Δ型ADC工作原理

和一般的ADC不同，Σ-Δ型ADC不是直接根據(jù)抽樣數(shù)據(jù)的每一樣值得大小進行量化編碼，而是根據(jù)前一量值和后一量值的差值，即增量的大小進行量化編碼。Δ表示增量，Σ表示積分或求和。Σ-Δ型ADC工作原理可以分為：過采樣、噪聲整形、數(shù)字濾波。又可以分為兩個模塊：Σ-Δ調(diào)制器和數(shù)字抽取濾波器。 Σ-Δ調(diào)制器把模擬輸入信號轉(zhuǎn)換成高速脈沖數(shù)字信號，脈沖占空比反映了模擬輸入電壓的大小;數(shù)字濾波器濾除含有噪聲的數(shù)字信號，得到低噪聲、高精度的轉(zhuǎn)換結(jié)果。

這里先簡單說一下原理，后邊會詳細推導(dǎo)的。

二、Σ-Δ型ADC

1.理論分析

我們都知道，ADC是將連續(xù)的模擬信號轉(zhuǎn)化為離散的數(shù)字信號，這樣就會帶來量化噪聲，理想狀態(tài)下量化噪聲分布規(guī)律，如圖1，我們計算出量化噪聲的功率，那就可以計算出SNR(只考慮量化噪聲)。但如果ADC的采樣速率提高，那么ADC采樣間距更小，反映到量化噪聲上，就是Q的幅值更小，但是量化噪聲的密度更大，所以總的量化噪聲還是不變的，信噪比也是不變的，轉(zhuǎn)化到頻域上，結(jié)果就是圖2 ，總的量化噪聲之和不變，但是將量化噪聲分布在更寬的頻率范圍，范圍大了，就是造成底噪更低。這條規(guī)律是適應(yīng)于所有ADC原理的，當然也適應(yīng)于Σ-Δ型ADC。Σ-Δ型ADC不同于其他ADC的，是后續(xù)的處理手段。

圖1 量化噪聲分布

圖2 量化噪聲分布整形

之后就是進行數(shù)字濾波和抽取，將數(shù)字濾波器帶寬以外的噪聲濾除掉，這樣就可以提升帶寬范圍內(nèi)的信噪比了。之后從數(shù)據(jù)流中提取出有用的信息，并將速率降低到可用的水平。Σ-ΔADC中的數(shù)字濾波器對1位數(shù)據(jù)流求平均，濾除目標帶寬以外的量化噪聲，并改善ADC的分辨率。

2.電路分析

Σ-Δ型ADC的總體框圖如圖3所示，它包含以下元素：采樣保持放大器、差分放大器或減法器、模擬低通濾波器(或積分器)、1位A / D轉(zhuǎn)換器(比較器)、1位DAC、數(shù)字濾波器。Σ-Δ調(diào)制器把模擬輸入信號轉(zhuǎn)換成高速脈沖數(shù)字信號，脈沖占空比反映了模擬輸入電壓的大小;數(shù)字濾波器濾除含有噪聲的數(shù)字信號，得到低噪聲、高精度的轉(zhuǎn)換結(jié)果。

模擬Σ-Δ調(diào)制器，如圖4所示，利用差分放大器對前一量值和后一量值得到差值，積分器對差分放大器輸出的模擬信號進行積分。對輸入信號表現(xiàn)為低通濾波器，而對于量化噪聲則表現(xiàn)為高通濾波器。這樣就將量化噪聲展開在更高的頻段，雖然總體噪聲功率沒變，但噪聲分布在更寬帶寬范圍內(nèi)。之后把積分的輸出信號送入到比較器，即1bit的模數(shù)轉(zhuǎn)化器，積分結(jié)果轉(zhuǎn)化為“0”或“1”的數(shù)字信號。 調(diào)制器輸出中“1”的密度正比于輸入信號，如果輸入電壓上升，比較器將產(chǎn)生更多數(shù)量的"1"，反之亦然。

圖3 Σ-Δ型ADC的總體框圖

圖4 模擬Σ-Δ調(diào)制器

從時域和頻域的角度看調(diào)制器的輸入輸出，如圖5所示。時域上，Σ-Δ調(diào)制器把模擬輸入信號轉(zhuǎn)換成高速脈沖數(shù)字信號，脈沖占空比反映了模擬輸入電壓的大小;頻域上,量化噪聲被整形分布更寬頻率范圍。

圖5 調(diào)制器的時域和頻域的輸入輸出

之后再經(jīng)過數(shù)字濾波器濾掉帶寬外多余的噪聲，就可以以低位數(shù)獲得高信噪比。

總結(jié)

模擬Σ-Δ調(diào)制器以極高的抽樣頻率對輸入模擬信號進行抽樣，并對兩個抽樣之間差值進行低位量化，從而得到用低位數(shù)碼表示的數(shù)字信號即Σ-Δ碼;然后將Σ-Δ碼送給第二部分的數(shù)字抽取濾波器進行抽取濾波，從而得到高分辨率的線性脈沖編碼調(diào)制的數(shù)字信號。Σ-Δ型ADC實際上是一種用高采樣速率來換取高位量化，即以速率換分辨率的方案。這種類型的ADC采用了極低位的量化器， 從而避免了制造高位轉(zhuǎn)換器和高精度電阻網(wǎng)絡(luò)的困難;另一方面，因為它采用了Σ-Δ調(diào)制技術(shù)和數(shù)字抽取濾波，可以獲得極高的分辨率;同時由于采用了低位量化輸出的Σ-Δ碼，不會對抽樣值幅度變化敏感，而且由于碼位低，抽樣與量化編碼可以同時完成，幾乎不花時間，因此不需要采樣保持電路，這就使得采樣系統(tǒng)的構(gòu)成大為簡化。這種增量調(diào)制型ADC實際上是以高速抽樣率來換取高位量化，即以速度來換精度。

一個1位 ADC的SNR為7.78dB(6.02+1.76)，每4倍過采樣可以使SNR增加6dB，SNR每增加6dB等效于分辨率增加1-bit。這樣，采用1位 ADC進行64倍(即444倍)過采樣可以獲得4位分辨率。Σ-Δ轉(zhuǎn)換器采用噪聲整形技術(shù)使得每4倍過采樣可增加高于6dB的SNR。