PD放大電路調(diào)試中的電源問題

本文整理的是調(diào)試PD放大電路時(shí)遇到的電源問題，包括電源波動(dòng)與電路輸出噪聲的關(guān)系，LDO的drop-out voltage對(duì)于PSRR的影響。

第一版PD放大電路demo用于摸底信號(hào)大小。因?yàn)闆]有光功率計(jì)無法知道輸入給PD的最低光功率也就無法換算出輸入給電路的最小電流，所以只能搭個(gè)電路板實(shí)測(cè)才行。當(dāng)時(shí)也沒有覺得信號(hào)有那么弱，所以供電給PD放大電路的負(fù)電源是由電荷泵提供的，正電源是LDO。實(shí)測(cè)發(fā)現(xiàn)放大電路輸出噪聲峰峰值達(dá)到了50mV。這個(gè)噪聲太大了。那電源是如何影響放大電路的輸出噪聲的呢?運(yùn)放有個(gè)PSRR參數(shù)，參見圖1。簡(jiǎn)單理解就是電源的波動(dòng)會(huì)對(duì)輸入信號(hào)——一般是建模在了同相輸入端——有影響，而且跟頻率有關(guān)系。低頻的PSRR非常高，像圖1中10K以下該運(yùn)放的PSRR約有53dB，即電源波動(dòng)1V，相當(dāng)于同相輸入端會(huì)有個(gè)AC電壓源，它的波動(dòng)大小為2.2mV。但高頻如4M時(shí)，PSRR=0，即電源波動(dòng)多少同相輸入端的小AC電壓源會(huì)波動(dòng)多少。這個(gè)受電源波動(dòng)影響，建模在同相輸入端的電壓源，最終會(huì)被放大到輸出，反映到輸出電壓噪聲上。

旁路電路的選型和layout注意事項(xiàng)，也能夠從PSRR得出一些啟發(fā)。比如小容值電容靠近電源引腳，且接地處打接地過孔，目的是使得電容的ESL小，保證它的高頻濾波特性。布局時(shí)一定要確保電源電流先流過電容才行，否則電容就起不到濾波作用了。另外，圖1不是很明顯，通常正負(fù)電源的PSRR是不相等的，負(fù)電源的PSRR會(huì)高一些。

圖1 某運(yùn)放的PSRR參數(shù)

那我是如何解決的呢?很簡(jiǎn)單，就是用干電池搭建成類似電源電壓，去掉電路板上面所有電源芯片，直接供電給放大電路就行了。最終的效果為：信號(hào)帶寬約為7Hz，無屏蔽殼時(shí)候，噪聲峰峰值約為8mVp-p，約1.3mVrms。簡(jiǎn)言之，電源會(huì)對(duì)信號(hào)噪聲有影響，微弱信號(hào)采集應(yīng)用里需要用低噪聲電源如LDO。

第一版PD放大電路經(jīng)過修改電阻電容值，已經(jīng)能夠滿足測(cè)量需求了，包括噪聲、最低檢出限和線性度等等。所以搭建了第二版放大電路，這次不再用電池供電，而是用了LDO。第一次上電測(cè)試LDO電源時(shí)，居然發(fā)現(xiàn)了明顯的工頻干擾(以后有機(jī)會(huì)還會(huì)整理下工頻干擾這個(gè)難纏的問題)，參見圖2。

?

圖2 示波器20Mhz帶寬限制，最小接地環(huán)連接到LDO正電源處測(cè)得波形(約5.8mV峰峰值)

納悶了好久，因?yàn)長DO的低頻處的PSRR是非常高的，100dB都很常見。為啥50Hz的干擾都沒有濾除呢?后來想起來輸入電源電壓跟輸出電壓是一樣的，而學(xué)LDO時(shí)候?qū)W過，Vdrop-out越小那么PSRR會(huì)越小，當(dāng)它等于零時(shí)，PSRR幾乎也是零了。Vdrop-out變小唯一的好處就是效率會(huì)增加。通過增加電源電壓后，工頻干擾消失，參見圖3。

圖3示波器20Mhz帶寬限制、交流耦合，最小接地環(huán)連接到LDO正電源處測(cè)得波形(約4.59mV峰峰值)

最后，實(shí)測(cè)發(fā)現(xiàn)無論輸入電壓高低導(dǎo)致LDO輸出電源是否有工頻干擾，PD放大電路輸出信號(hào)都是幾乎沒有區(qū)別的。就像圖1提到的，可能就是因?yàn)檫\(yùn)放在低頻處的PSRR非常高，50Hz干擾完全可以濾除掉。