阻抗不匹配的現(xiàn)象及解決辦法

將阻抗匹配之前，先給大家引入幾個名詞：

傳輸線：由兩條有一定長度的導(dǎo)線組成，比如同軸電纜、微帶線、帶狀線（PCB板子中的銅走線）等等。

均勻傳輸線：如果導(dǎo)線上任一處的橫截面都相同，比如同軸電纜，這樣的傳輸線為均勻傳輸線，即阻抗處處相等。

瞬時阻抗：信號從在傳輸線上進(jìn)行傳輸時，電流經(jīng)過每一個地方所受到的阻抗為瞬時阻抗，對于均勻傳輸線，當(dāng)材料相同，橫截面積相同，則信號受到的瞬時阻抗也是恒定的。

特性阻抗：對于均勻傳輸線，信號在上面?zhèn)鞑r，在任何一處受到的瞬時阻抗都是相同的，這個瞬時阻抗稱為傳輸線的特性阻抗。

傳輸線的時延TD：通俗易懂的理解為信號從傳輸線的源端到終端所用的時間

以上基本概念介紹完了，我們開始步入正題。

我們大家在測試信號波形中遇到很多過沖，下沖，振鈴現(xiàn)象，這些都屬于信號完整性的問題。當(dāng)然，這些現(xiàn)象產(chǎn)生的原因就是因?yàn)樽杩共黄ヅ?，因?yàn)橛蟹瓷湫盘杹砘胤磸棥?/p>

阻抗不匹配的現(xiàn)象例如圖1：

圖1

那小編想問一下大家：為什么有反射信號？

根本原因：為了維持系統(tǒng)的平衡，邊界處不可能出現(xiàn)電壓不連續(xù)，否則會出現(xiàn)一個無限大的電場，也不可能出現(xiàn)電流不連續(xù)，否則會先交界面出產(chǎn)生凈電荷。

下圖2中：

Z1：左邊的阻抗?? Z2：右邊的阻抗

Vinc:入射信號

Vtrans:穿過交界面的傳輸信號

Vrefl:反射信號

其中，ρ為反射系數(shù)

圖2

信號在傳輸過程中，如果遇到了阻抗不匹配，如圖2則會出現(xiàn)反射信號，入射信號的一部分穿過突變處進(jìn)入Z2，一部分反射回源端。

交界面兩側(cè)電壓相同的條件為：Vinc+Vrefl=Vtrans

交界面兩側(cè)電流相同的條件為：Iinc-Irefl=Itrans

那么為什么我上面提到：出現(xiàn)阻抗突變時，為什么會出現(xiàn)反射信號，我們用公式來證明

一下：

假如沒有產(chǎn)生反射電壓，并且要保持電壓電流連續(xù)，是不是會有V1=V2，I1=I2

Z1=V1/I1 ，Z2=V2/I2，那么如果出現(xiàn)了阻抗突變，即阻抗不匹配，那么Z1≠Z2，那么此時V1還等于V2嗎？I1還等于I2嗎？顯然，肯定不相等。為了繼續(xù)保持這種系統(tǒng)平衡，就出現(xiàn)了反射電壓。

以上我就把為什么出現(xiàn)振鈴的原因，為什么出現(xiàn)反射信號的原因解釋清楚了。

小編還想給大家從原理上分析一下為什么會出現(xiàn)圖1中的忽高忽低的波形。

先給大家上一個反彈圖，如圖4：

圖4

圖4中10R為驅(qū)動器內(nèi)阻，我們常見的驅(qū)動器內(nèi)部一般都是TTL電路，它的內(nèi)阻或者說輸出電阻很小，一般十幾歐姆。

圖4中50R為傳輸線的特性阻抗，就是說傳輸線上阻抗處處為50R

圖4中R=-0.67，指的是信號從末端反射回源端的反射系數(shù)R=10-50/10+50=-0.67

圖4中R=1,此圖是我們沒有加任何端接電阻，末端我們理解為開路，即阻抗無窮大。

R=無窮/無窮=1，即全反射。

我們?nèi)肷湫盘枮?V，即A點(diǎn)的信號幅值為1V，信號從A點(diǎn)到B點(diǎn)后會發(fā)生反射，因?yàn)锽點(diǎn)處出現(xiàn)了阻抗突變，傳輸線為50R，終端為無窮大，因此發(fā)生了全反射，那么B點(diǎn)電壓=入射信號+反射信號，其中反射信號為1V*R（R=1）=1V，入射信號為1V，那么B點(diǎn)第一次出現(xiàn)的電壓為2V。

B點(diǎn)處的反射信號1V返回A點(diǎn)后又會遇到阻抗突變，因?yàn)轵?qū)動器內(nèi)阻10R和傳輸線50R不相等，那么反射回B點(diǎn)的電壓為：1V*(-0.67)=-0.67V，-0.67V電壓又會到B點(diǎn)，在B點(diǎn)遇到阻抗突變，又會出現(xiàn)全反射，-0.67V又反射回A點(diǎn)，那么此時B點(diǎn)電壓為：Vb=之前的2V+反射電壓+入射電壓=2-0.67-0.67=0.66V，以此類推。

大家將Vb點(diǎn)波形在時間-幅度坐標(biāo)中畫一下，就會發(fā)現(xiàn)為什么振鈴是忽高忽低的波形了。就是這個反射信號的原因。

那么接下來我就給大家講一下出現(xiàn)這種現(xiàn)象的時候，怎么解決，或者通常有幾種解決方法。

Layou工程師解決+硬件工程師解決

Layout工程師能在盡可能優(yōu)化的前提下：走線時盡量少打孔以及換層走線，因?yàn)榇蚩?，就一定會出現(xiàn)阻抗不匹配，并且走線的時候盡量走Fly-by或者菊花鏈拓?fù)湫妥呔€。見圖5

圖5

菊花鏈走線或者Fly-by走線缺點(diǎn)就是不容易做等長，比如DDR走線，T型容易做等長，這個就需要根據(jù)自己實(shí)際問題去選擇。

走線不要出現(xiàn)直角，銳角，這個為什么不能這樣干，這兩種方式走線，在拐角處一定會出現(xiàn)阻抗不匹配，大家在紙上畫一下就很容易理解，就當(dāng)是做初中數(shù)學(xué)題了。

硬件工程師：加端接電阻

端接電阻：有5種（源端串聯(lián)端接、終端并聯(lián)端接、戴維南并聯(lián)、RC端接、二極管端接）。我在工作中比較常用的是源端串聯(lián)端接，RC端接，二極管端接。我們大家可能最常用的其實(shí)就是第一種，下期給大家講一下這五種端接方法，各自的特點(diǎn)以及應(yīng)用的場合。

編輯：黃飛

?