強(qiáng)大的信號(hào)發(fā)生器輸出級(jí)設(shè)計(jì)

信號(hào)發(fā)生器產(chǎn)生定義的電信號(hào)，其特征隨時(shí)間推移。如果這些信號(hào)表現(xiàn)出簡(jiǎn)單的周期性波形，例如正弦波、方波或三角波，則發(fā)生器稱為函數(shù)發(fā)生器。它們通常用于檢查電路或組件的功能。定義的信號(hào)被施加到輸入端，并在輸出端連接到相應(yīng)的測(cè)量設(shè)備（例如示波器）。然后，用戶可以對(duì)其進(jìn)行評(píng)估。過去，挑戰(zhàn)通常包括設(shè)計(jì)輸出級(jí)。本文介紹如何設(shè)計(jì)具有電壓增益放大器（VGA）和電流反饋放大器（CFA）的小型廉價(jià)輸出級(jí)。

典型信號(hào)發(fā)生器提供25 mV至5 V范圍內(nèi)的輸出電壓。為了驅(qū)動(dòng)50 Ω或更高的負(fù)載，輸出側(cè)通常使用功能強(qiáng)大的分立元件、多個(gè)并聯(lián)元件或昂貴的ASIC。在內(nèi)部，通常有繼電器允許設(shè)備在不同的放大或衰減電平之間切換，從而調(diào)整輸出電平。通過對(duì)繼電器進(jìn)行各種增益所需的切換，在一定程度上產(chǎn)生了不連續(xù)的操作。簡(jiǎn)化框圖如圖1所示。

圖1.經(jīng)典信號(hào)發(fā)生器輸出級(jí)的簡(jiǎn)化框圖。

使用較新的放大器IC，也可以直接驅(qū)動(dòng)負(fù)載，而無需任何內(nèi)部繼電器。從而簡(jiǎn)化了發(fā)電機(jī)輸出的設(shè)計(jì)，降低了復(fù)雜性和成本。這種輸出的兩個(gè)主要組件是構(gòu)建一個(gè)強(qiáng)大的輸出級(jí)，該級(jí)提供高速、高電壓、高電流和具有連續(xù)線性微調(diào)功能的可變放大器。

圖2.帶VGA的信號(hào)發(fā)生器輸出級(jí)的簡(jiǎn)化框圖。

首先，原始輸入信號(hào)必須通過VGA放大或衰減。VGA的輸出信號(hào)可以設(shè)置為與其輸入信號(hào)無關(guān)的所需幅度。對(duì)于輸出幅度，V外，增益為2時(shí)為10 V，例如，VGA的輸出幅度必須調(diào)節(jié)至0.2 V。 不幸的是，許多VGA由于其有限的增益范圍而成為瓶頸。增益范圍大于45 dB的情況非常罕見。

ADI公司利用低功耗VGA AD8338實(shí)現(xiàn)0 dB至80 dB的可編程增益范圍。因此，在理想條件下，可以為信號(hào)發(fā)生器連續(xù)編程0.5 mV至5 V之間的輸出幅度，而無需額外的繼電器或交換網(wǎng)絡(luò)。通過省略這些機(jī)械部件，可以避免不連續(xù)性。由于數(shù)模轉(zhuǎn)換器（DAC）和直接數(shù)字頻率合成（DDS）元件通常具有差分輸出，因此AD8338提供全差分接口。此外，通過靈活的輸入級(jí)，輸入電流中的任何不對(duì)稱性都可以通過內(nèi)部反饋環(huán)路進(jìn)行補(bǔ)償。同時(shí)，內(nèi)部節(jié)點(diǎn)保持在1.5 V。在正常情況下，最大1.5 V輸入信號(hào)在3 Ω輸入電阻下產(chǎn)生500 mA電流。對(duì)于較高的輸入幅度（例如15 V），輸入引腳上需要直接具有更高的電阻。該電阻的大小應(yīng)產(chǎn)生相同的3 mA電流。

許多商用信號(hào)發(fā)生器在 250 Ω（正弦波）負(fù)載下提供 24 mW （50 dBm） 的最大有效輸出功率。然而，這對(duì)于具有更高輸出功率的應(yīng)用來說通常是不夠的，例如，測(cè)試HF放大器或產(chǎn)生超聲波脈沖。因此，還使用電流反饋放大器。ADA4870在±1 V電源電壓下，輸出側(cè)支持17 A、幅度為20 V的驅(qū)動(dòng)電流，正弦波可在高達(dá)23 MHz的滿載下產(chǎn)生，這使其成為通用任意波形發(fā)生器的理想前端驅(qū)動(dòng)器。為了優(yōu)化輸出信號(hào)擺幅，ADA4870的增益配置為10，因此所需的輸入幅度為1.6 V。但是，由于ADA4870具有以地為參考的輸入，而上游AD8338具有差分輸出，因此應(yīng)在兩款器件之間連接一個(gè)用于差分至地參考轉(zhuǎn)換的差分接收器放大器。AD8130提供270 MHz的增益帶寬積（GBWP）和1090 V/μs的壓擺率，非常適合本應(yīng)用。AD8338的輸出限制為±1 V，因此AD8130的中間增益應(yīng)設(shè)計(jì)為1.6 V/V。整體電路配置如圖3所示。它在 20.22 V （4 dBm） 的幅度和 39 Ω 的負(fù)載下提供 50 MHz 的帶寬。

圖3.分立設(shè)計(jì)的信號(hào)發(fā)生器輸出級(jí)的簡(jiǎn)化電路。

通過組合高功率VGA（AD8338）、強(qiáng)大的CFA（ADA4870）和差分接收器放大器（AD8130），可以相對(duì)容易地構(gòu)建緊湊的高功率信號(hào)發(fā)生器輸出級(jí)。它通過更高的系統(tǒng)可靠性、更長(zhǎng)的使用壽命和更低的成本超越了傳統(tǒng)的輸出級(jí)。

審核編輯：郭婷