淺談MOS管的二階效應(yīng)

閾值變化

由閾值電壓的公式可看出，閾值電壓與制造工藝和所加體偏電壓VSB有關(guān)，所以在設(shè)計中把它當(dāng)成一個常數(shù)。 當(dāng)器件尺寸不斷縮小時，此模型不再精確，閾值電壓與L、W和VDS有關(guān)。

對于圖a：通常推導(dǎo)VT0時，假定溝道耗盡區(qū)由于所加的柵電壓引起的，而忽略了源端和漏端的耗盡區(qū)，當(dāng)溝長縮小時，一個較小的電壓足以引起強(qiáng)反型。 所以短溝道期間的VT0隨L的減小而減小。

對于圖b：通過增加漏-源電壓也可得到類似的效應(yīng)，因?yàn)樵黾恿寺┙Y(jié)耗盡區(qū)的寬度，結(jié)果隨著電壓的增加而降低。

熱載流子效應(yīng)

短溝道器件的閾值電壓除了設(shè)計的偏差之外，也會隨時間漂移，這由于熱載流子效應(yīng)的影響。 對于不斷縮小的溝道長度，電源工作電壓沒有大幅下降，使得電場強(qiáng)度逐漸變高，電子的速度增加，達(dá)到一定的能量就會離開硅進(jìn)入柵氧中，引起可靠性問題。

圖中顯示了NMOS管經(jīng)過超強(qiáng)度工作前后對比，工作后（虛線）IV特性變差。 所以先進(jìn)的MOSFET工藝采用一種特別設(shè)計的漏區(qū)和源區(qū)，保證電場的峰值受到限制，避免載流子變成熱電子所需的臨界值。

CMOS閂鎖效應(yīng)

MOS工藝會包含很多內(nèi)在的雙極型管，阱和襯底之間會寄生n-p-n-p的結(jié)構(gòu)。 這些期間一旦激發(fā)會導(dǎo)致VDD和VSS之間短路，破壞芯片。

如圖（a）中，縱向形成了PNP雙極型，橫向形成了NPN雙極型。 這樣就形成了（b）中的正反饋回路，兩個雙極型的一個正向偏置，就會為另一個提供基級電流，此時及時外界觸發(fā)條件消失，VDD和VSS之間也會有電流流動。

解決的辦法有很多種，書中提供兩種：1.使電阻Rnwell和Rpsubs最小，應(yīng)該是使發(fā)射極和基級的電壓接近，從而?抑制BJT的導(dǎo)通條件之一的發(fā)射結(jié)正偏。 2.在傳送大電流的器件周圍加保護(hù)環(huán)，這些放置在晶體管周圍的環(huán)形阱/襯底接觸可以進(jìn)一步減小電阻，從而減小寄生雙極型管的增益。