電子發(fā)燒友App
一、基本介紹
ADC（Analog to digital converter）、DAC（Digital toanalog converter）為數(shù)據(jù)轉(zhuǎn)換芯片，本質(zhì)上是信號(hào)鏈芯片（模擬芯片按照功能可以分為信號(hào)鏈芯片和電源管理芯片兩類）中的一種。ADC是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，DAC 相反。其中ADC 在兩者的總需求中占比接近80%。ADC 和DAC 屬于模擬芯片中難度最高的一部分，被稱為模擬電路皇冠上的掌上明珠。
ADC的原理：通過采樣-保持-量化以及編碼電路，將輸入的連續(xù)波形的模擬信號(hào)變換成間斷的數(shù)字型號(hào)。
圖片來源：百度
通常情況下A/D轉(zhuǎn)換需要經(jīng)過采樣-保持（S/H：Sampling & Holding）、量化、以及編碼4個(gè)過程。
1.采樣
采樣是將連續(xù)變化的模擬波形通過與采樣脈沖串（或者周期方波信號(hào)）做卷積運(yùn)算，將連續(xù)變化的量變成時(shí)間離散的模擬量，如下圖所示。
S(t)是采樣傳輸控制信號(hào)，脈寬為τ，脈沖周期為Ts。在脈寬時(shí)間τ內(nèi)控制信號(hào)導(dǎo)通，采樣輸出端口有輸出信號(hào)Vo(t)；在Ts-τ的時(shí)間內(nèi)，控制信號(hào)關(guān)閉，采樣輸出端口無信號(hào)輸出。各個(gè)周期脈沖對(duì)應(yīng)采樣輸出后的結(jié)構(gòu)如下圖所示。
圖片來源：百度
當(dāng)S(t)的脈沖頻率越高，采樣時(shí)間間隔越小，信號(hào)保留越多，得到的信號(hào)波形越接近原始波形。根據(jù)奈奎斯特定理，S(t)對(duì)應(yīng)的采樣頻率fs與輸入信號(hào)的最高頻率分量fmax之間必須滿足fs≥2fmax，才能將原始信號(hào)的信息保留下來。工程上為了能夠滿足實(shí)際使用，一般都采用fs≥（3-5）fmax。
2.保持
上面提到的采樣是通過脈沖串實(shí)現(xiàn)的，得到的輸出結(jié)果在時(shí)間上是隔離的，實(shí)際過程中采樣電路每次取得的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)都需經(jīng)過一定的時(shí)間，這是為了為后面的量化編碼體提供一個(gè)穩(wěn)定值。所以每次取得的模擬信號(hào)都必須要通過一個(gè)保持電路，保持一段時(shí)間。實(shí)際上采樣和保持的過程是通過采樣-保持電路同時(shí)完成的。
在t=t0，控制電路閉合，電容充電，此時(shí)v0=vi。在t0-t1時(shí)間內(nèi)采樣，t=t1斷開，電容放電，采樣輸出保持平穩(wěn)，最后得到的波形如上圖所示。這個(gè)過程就是保持階段。
3.量化
通過采樣得到的數(shù)字信號(hào)在幅度上面是不連續(xù)的，量化就是將抽樣得到的瞬時(shí)值將其幅度離散，用一組規(guī)定的電平把瞬時(shí)抽樣值用最接近的電平值表示。簡單來說就是把輸入信號(hào)幅度連續(xù)變化的范圍分為有限個(gè)不重疊的子區(qū)間，每個(gè)子區(qū)間用對(duì)應(yīng)的一個(gè)確定數(shù)值表示，其內(nèi)的輸入信號(hào)就以該數(shù)值輸出，從而將連續(xù)輸入信號(hào)變?yōu)橛邢迋€(gè)離散值電平的近似信號(hào)。
4. 編碼
編碼就是將量化過后的電壓幅值用對(duì)應(yīng)的二進(jìn)制碼對(duì)應(yīng)進(jìn)行表示。
5.名詞解釋
- 分辨率；
分辨率，簡單來說就是對(duì)應(yīng)了ADC中的位數(shù)。表征了能夠?qū)⒁粋€(gè)信號(hào)進(jìn)行最小量化的尺度，位數(shù)越多表示這個(gè)ADC的分辨率越高，對(duì)于信號(hào)的描述就越準(zhǔn)確。如下圖所示一個(gè)16bit和3bit對(duì)信號(hào)進(jìn)行量化表征的細(xì)節(jié)程度相差很大。位數(shù)越高，對(duì)信號(hào)的量化越準(zhǔn)確，轉(zhuǎn)換的精度越高。
圖片來源：百度
2)采樣率；
采樣率，Sample PerSecond，SPS，每秒取得的樣本數(shù)量。代表了ADC的采樣速度，當(dāng)采樣率越高，就代表ADC的速率越高。
3)射頻采樣；
射頻采樣就是將ADC直接用在射頻信號(hào)中。傳統(tǒng)的采樣是需要將輸入信號(hào)通過一個(gè)下變頻器件，將信號(hào)頻率降低到一個(gè)較低的中頻頻率之后再做AD變換。射頻采樣是不需要將信號(hào)經(jīng)過下變頻，而直接對(duì)輸入的射頻信號(hào)進(jìn)行AD變化，其在信號(hào)鏈路中的位置如下所示。
圖片來源：ADI官網(wǎng)
采樣率和分辨率是兩個(gè)相互矛盾的指標(biāo)，當(dāng)位數(shù)越高，需要采集、比較的數(shù)越多，相應(yīng)的ADC芯片的架構(gòu)越復(fù)雜，比較器越多，運(yùn)行的時(shí)間越長，速度越慢。
二、ADC分類
ADC按照工作原理可以大致分為兩大類：
- 直接轉(zhuǎn)換型ADC：將輸入電壓信號(hào)直接轉(zhuǎn)換為數(shù)字代碼，不需要經(jīng)過中間任何變量；
- 間接轉(zhuǎn)換型ADC：將輸入電壓信號(hào)轉(zhuǎn)變成某種中間變量（時(shí)間、頻率、脈沖寬度等），然后再將這個(gè)中間變量轉(zhuǎn)換成數(shù)字代碼輸出；
按照采樣定理的原理可以分為兩種：
- 奈奎斯特采樣ADC：采樣率=2信號(hào)最高頻率；
- 過采樣ADC：采樣率＞2信號(hào)最高頻率；
按照不同的精度和采樣速率可以分為Δ-Σ 、SAR、Flash、Folding & Interpolation、Pipeline等不同種類。這幾種不同的ADC之間精度和速率的關(guān)系如下圖所示：
圖片來源：髙速低功耗逐次逼近式ADC研究與實(shí)現(xiàn)
1.Flash
Flash是一種高速的ADC架構(gòu)，是目前成熟的采樣速率最高的ADC架構(gòu)。其架構(gòu)如下圖所示。
圖片來源：高精度Σ-Δ ADC設(shè)計(jì)
從它的結(jié)構(gòu)中可以得到，輸入電壓Vin與參考電壓Vref是分別同時(shí)接入到不同的輸入端口進(jìn)行對(duì)比，也就是輸入信號(hào)是被多個(gè)端口并行處理，執(zhí)行一次運(yùn)算只需要一個(gè)時(shí)鐘周期。
也正是因?yàn)槠洳⑿羞\(yùn)算的架構(gòu)使得其無法做到很高的分辨率（既高位數(shù)）。上圖顯示的是一個(gè)3位，用到了7個(gè)比較器。一個(gè)N位的ADC采用Flash架構(gòu)，需要2的N次方-1個(gè)比較器，因此增加一位，就需要增加2的N次方個(gè)比較器。這也是導(dǎo)致Flash無法做到太高精度的主要原因，精度越高、架構(gòu)越復(fù)雜、芯片面積越大。
另外，比較器對(duì)于輸入電壓都是并聯(lián)的，呈現(xiàn)十分大的輸入電容，需要用很大的功率來驅(qū)動(dòng)這一類ADC，對(duì)于功率、功耗等方面也受限制。
目前Flash最高可用位數(shù)為8bit，高于8bit之后就需要采用其他架構(gòu)。8bit的Flash ADC速率可以達(dá)到1GS/s，6bit的ADC可以達(dá)到12GS/s。
Flash ADC除了可以作為單片使用，還經(jīng)常在Pipeline ADC、Δ-Σ ADC、SAR ADC中作為子ADC使用。
2. Folding & Interpolation
Folding & Interpolation，折疊內(nèi)插式ADC，其核心思想是劃區(qū)、分段再組合。
劃區(qū)：將輸入型號(hào)進(jìn)行折疊劃區(qū)，如下圖所示，輸入信號(hào)被劃分為四個(gè)區(qū)域，然后分別對(duì)不同區(qū)段進(jìn)行量化。
分段：將輸入電壓分成兩路信號(hào)，一路直接通過低精度Flash ADC，進(jìn)行粗量化，得到高位的MSB；另外一路通過折疊放大器分成小的量化區(qū)間再進(jìn)行細(xì)量化。
組合：將兩路信號(hào)對(duì)應(yīng)的MSB+LSB位數(shù)組合成一個(gè)完整的精度表示。
采用Folding& Interpolation架構(gòu)，會(huì)相比與采用Full Flash架構(gòu)用到的比較器少很多。系統(tǒng)架構(gòu)簡化。同時(shí)其處理的精度得到提高、采樣的速率相對(duì)較高。
Folding & Interpolation ADC的特點(diǎn)如下：
- 由于沒有反饋環(huán)路，可以保持較高的采樣頻率，僅次于Flash ADC；
- 能夠?qū)崿F(xiàn)高采樣率以及12bit的精度，但是需要復(fù)雜的校準(zhǔn)電路；
- 需要用到很多高速放大器，功耗大、電路規(guī)模大，適用于對(duì)功耗和面積不敏感的高速應(yīng)用；
工商網(wǎng)監(jiān)
評(píng)論