功率MOSFET基本結(jié)構(gòu)：溝槽結(jié)構(gòu)介紹

?

1.?溝槽雙擴(kuò)散型場(chǎng)效應(yīng)晶體管

垂直導(dǎo)電平面結(jié)構(gòu)功率MOSFET管水平溝道直接形成JFET效應(yīng)，如果把水平的溝道變?yōu)榇怪睖系?，從?cè)面控制溝道，就可以消除JFET效應(yīng)。

(a) 水平溝道

(b) 垂直溝道

(c) 柵極溝槽

(d) 溝槽結(jié)構(gòu)

圖1. 溝槽結(jié)構(gòu)功率MOSFE管

為了形成這種垂直溝道結(jié)構(gòu)，必須在N-外延層中開溝槽，溝槽表面制作氧化層后，在溝槽內(nèi)部填充多晶硅形成柵極；在溝槽氧化層外側(cè)，通過二次擴(kuò)散摻雜，形成P-體區(qū)，并在P-體區(qū)內(nèi)部形成N+源極區(qū)。這種結(jié)構(gòu)制作過程中，需要開溝槽（Trench），稱為溝槽結(jié)構(gòu)功率MOSFET管、Trench結(jié)構(gòu)功率MOSFET管。

(a) 溝槽結(jié)構(gòu)立體圖

(b) 溝槽結(jié)構(gòu)單個(gè)晶胞

(c) 溝槽結(jié)構(gòu)多個(gè)晶胞并聯(lián)

圖2? 溝槽結(jié)構(gòu)功率MOSFET管立體和截面圖

這種結(jié)構(gòu)將柵極埋入基體中，形成垂直溝道，實(shí)際上就是使用內(nèi)部深度來?yè)Q取芯片表面面積，電流通路從下部襯底漏極，垂直流過N-外延區(qū)、溝道和N+源極區(qū)，溝道和電流方向平行，沒有橫向JFET寄生結(jié)構(gòu)，因此，沒有JFET效應(yīng)和JFET電阻，導(dǎo)通電阻非常??；柵極水平方向截面積可以使用很小尺寸，柵極寬度遠(yuǎn)小于平面結(jié)構(gòu)，寄生柵極漏極電容Cgd，即反向傳輸電容（米勒電容）Crss，大幅減小，開關(guān)損耗大幅降低；柵極寬度小，柵極所占用面積減小，晶胞單元尺寸（Cell Pitch）可以做得更小，芯片流過電流面積增大，芯片面積得到更為充分利用。同樣芯片面積，單元尺寸更小，就可以制作更多單元，提高晶胞和溝道單位密度，進(jìn)一步降低導(dǎo)通電阻。

如果單純提高單元密度，輸入電容Ciss和反向轉(zhuǎn)移電容Crss也會(huì)增大，在高頻工作條件下會(huì)削減低導(dǎo)通電阻獲得的優(yōu)勢(shì)。這些電容可以通過調(diào)整溝槽內(nèi)側(cè)柵極氧化層厚度，特別是溝槽底部柵極氧化層厚度，來優(yōu)化和降低這些寄生電容，這也導(dǎo)致生產(chǎn)工藝變得復(fù)雜。

早期采用V型溝槽，由于溝槽底部尖角容易形成局部電場(chǎng)集中而產(chǎn)生高電場(chǎng)，影響器件可靠性，現(xiàn)在常用溝槽為U型溝槽。溝槽結(jié)構(gòu)P-體區(qū)和N-漂移層形成PN結(jié)，稱為J1，這個(gè)PN結(jié)電場(chǎng)強(qiáng)度大，耗盡層區(qū)域在P-體區(qū)會(huì)延展擴(kuò)大，因此，溝道寬度和P-體區(qū)厚度必須相應(yīng)增大，來保證要求擊穿電壓，這樣會(huì)增大溝道電阻。PN結(jié)J1高電場(chǎng)在溝槽柵極氧化層中也會(huì)產(chǎn)生高電場(chǎng)，特別是溝槽底部拐角處，高電場(chǎng)產(chǎn)生空穴和電子對(duì)，影響器件的可靠性。溝槽底部表面圓滑度可以緩解這個(gè)問題，但是，氧化層電場(chǎng)強(qiáng)度還是非常大。

溝槽結(jié)構(gòu)導(dǎo)通電阻小，開關(guān)速度快，滿足現(xiàn)代電力電子技術(shù)高頻高效、高功率密度的要求。這種結(jié)構(gòu)內(nèi)部需要開挖溝槽，工藝復(fù)雜，溝槽側(cè)壁平直度、溝槽底部表面圓滑度，都影響器件性能，所以，各個(gè)單元一致性、跨導(dǎo)特性和雪崩能量比平面結(jié)構(gòu)差，對(duì)工藝控制的要求比平面高。溝槽結(jié)構(gòu)主要適用于低壓和中壓功率MOSFET，如30V功率MOSFET管用于高頻非隔離BUCK變換器，80V、100V器件用于通訊系統(tǒng)模塊隔離電源，100V、150V器件用于通訊系統(tǒng)熱插拔電路。

三種結(jié)構(gòu)功率MOSFET管導(dǎo)通電阻和Qgd關(guān)系如圖所示。

圖3? 三種結(jié)構(gòu)的導(dǎo)通電阻和Qgd關(guān)系

溝槽結(jié)構(gòu)功率MOSFET管漏極和源極電壓，依然由低摻雜N-外延層所承擔(dān)，電壓越高，外延層厚度越大，外延層電阻和器件耐壓的2.5次方成正比，外延層電阻是影響總導(dǎo)通電阻主要因素之一。

圖3? 溝槽結(jié)構(gòu)MOSFET管各部分導(dǎo)通電阻

2.?屏蔽柵（隔離柵）SGT結(jié)構(gòu)

為了提高電源系統(tǒng)效率，降低導(dǎo)通損耗，使用低導(dǎo)通電阻溝槽結(jié)構(gòu)功率MOSFET管，內(nèi)部芯片面積就會(huì)增加；芯片面積增加，柵極和漏極面積都會(huì)增大，寄生電容Crss、輸入電容Ciss和輸出電容Coss都會(huì)增大，在高頻工作時(shí)候，功率MOSFET管開關(guān)損耗、驅(qū)動(dòng)損耗都會(huì)急劇增加。功率MOSFET管導(dǎo)通電阻RDS(on)和寄生電容是相互矛盾參數(shù)，為了減小導(dǎo)通電阻，就必須增加硅片面積；硅片面積增加，寄生電容就會(huì)增加，因此對(duì)于一定面積硅片，只有采用新工藝技術(shù)，才能減小寄生電容。

功率MOSFET管開關(guān)損耗主要與Crss、即漏極和柵極電荷Qgd相關(guān)，如果減小漏極和柵極相對(duì)區(qū)域產(chǎn)生的電荷，就可以減小電容Crss值。最為直接方法就是：在溝槽結(jié)構(gòu)MOSFET管柵極溝槽最下面，也就是溝槽底部，引入一個(gè)低電位結(jié)構(gòu)，這樣，溝槽底部柵極氧化層外面N-外延層中，在反偏狀態(tài)下，這種結(jié)構(gòu)會(huì)輔助由P-Body和N-Epi構(gòu)成PN結(jié)J1進(jìn)行橫向耗盡，形成電場(chǎng)強(qiáng)度更均勻分布耗盡層，從而實(shí)現(xiàn)更高擊穿電壓。這種結(jié)構(gòu)柵漏電容Cgd大部分被轉(zhuǎn)化為柵源電容Cgs，相當(dāng)于降低漏極和柵極相對(duì)區(qū)域產(chǎn)生的電荷，從而極大減小寄生電容Crss值，提高功率MOSFET管開關(guān)速度。

將溝槽中填充多晶硅，分為上、下二部分，二部分之間用氧化層彼此隔離。下面部分連接到源極，上面部分連接到柵極，就可以實(shí)現(xiàn)上面結(jié)構(gòu)和功能。這種結(jié)構(gòu)在普通溝槽結(jié)構(gòu)柵極與漏極之間加了一個(gè)屏蔽層，稱為屏蔽柵技術(shù)Shielding Gate Technology，這種結(jié)構(gòu)普通溝槽結(jié)構(gòu)柵極分開為上、下二部分，也稱為隔離柵技術(shù)Split Gate Technology。這種技術(shù)二種名稱英文縮寫相同，因此，統(tǒng)一稱為SGT技術(shù)。

(a) SGT單個(gè)晶胞結(jié)構(gòu)??(b) SGT截面

圖4? ?SGT結(jié)構(gòu)功率MOSFET管

工藝設(shè)計(jì)時(shí)屏蔽柵可以使用上下結(jié)構(gòu)，也可以使用左右結(jié)構(gòu)。使用上下結(jié)構(gòu)屏蔽柵單元尺寸（溝槽寬度）可以做的更小，主要用于低壓功率MOSFET管；左右結(jié)構(gòu)需要較寬溝槽，制作溝槽深度更深，電荷平衡效果更強(qiáng)，能夠在更深區(qū)域提高電場(chǎng)，主要用于中壓功率MOSFET管。

SGT結(jié)構(gòu)功率MOSFET管極大降低漏極柵極米勒電容Crss（Cgd），減少開關(guān)過程中米勒平臺(tái)持續(xù)時(shí)間，降低開關(guān)損耗，器件可以工作在更高頻率。這種結(jié)構(gòu)在溝槽底部柵極氧化層外面N-外延層中形成耗盡層，把附近N-外延層電場(chǎng)抬高，將普通溝槽結(jié)構(gòu)N-外延層中三角形電場(chǎng)，變?yōu)樘菪坞妶?chǎng)，從而大幅提高器件耐壓。

N-外延層為低摻雜，P-體區(qū)為高摻雜，功率MOSFET管漏極和源極加上電壓，產(chǎn)生耗盡層時(shí)，耗盡層在P區(qū)擴(kuò)散距離非常小，在外延層N-區(qū)擴(kuò)散距離大，因此，可以認(rèn)為耗盡層基本在外延層N-區(qū)擴(kuò)散，器件耐壓主要由外延層N-區(qū)承受。PN結(jié)結(jié)合面處，電場(chǎng)強(qiáng)度最大，電場(chǎng)強(qiáng)度沿著外延層N-向著襯底方向逐漸降低，器件耐壓就是電場(chǎng)強(qiáng)度對(duì)耗盡層長(zhǎng)度積分，也就是耗盡層長(zhǎng)度和對(duì)應(yīng)電場(chǎng)強(qiáng)度的曲線所包圍面積。

(a) SGT上下結(jié)構(gòu)

(b) SGT左右結(jié)構(gòu)

圖5??上下結(jié)構(gòu)和左右結(jié)構(gòu)的SGT

(a) 溝槽結(jié)構(gòu)電場(chǎng)

(b) SGT結(jié)構(gòu)電場(chǎng)

圖6??溝槽結(jié)構(gòu)和SGT結(jié)構(gòu)內(nèi)部電場(chǎng)分布

(a) 擊穿Trench碰撞電離率??(b) 擊穿SGT碰撞電離率

圖7??擊穿碰撞電離率對(duì)比

外延層厚度相同時(shí)，SGT結(jié)構(gòu)功率MOSFET管內(nèi)部為梯形電場(chǎng)，電場(chǎng)強(qiáng)度更高，耐壓更高。對(duì)于相同耐壓，SGT結(jié)構(gòu)功率MOSFET管可以使用更薄外延層，外延層越薄，RDS(on)越低；更薄芯片更有利于內(nèi)部溝道和外延層電阻產(chǎn)生熱量傳導(dǎo)出來，降低芯片熱阻。目前，中、低壓功率MOSFET管中，SGT技術(shù)取代溝槽結(jié)構(gòu)，應(yīng)用中占主導(dǎo)地位，實(shí)現(xiàn)開關(guān)電源和電力電子系統(tǒng)進(jìn)一步向高頻、高效率和高功率密度的技術(shù)方向發(fā)展和提高。

審核編輯：劉清