電子發(fā)燒友App
主要介紹了ADC學(xué)習(xí)——采樣電路相關(guān)的知識，希望對你有一定的參考價值。
一. 基本跟蹤保持電路及其非理想性
理想的跟蹤保持電路。
實際的MOS開關(guān)采樣電路會有一系列的非理想性。
1.1 有限采集時間
考慮輸入為case1采樣的數(shù)據(jù)，case2慢速連續(xù)數(shù)據(jù)和case3快速連續(xù)數(shù)據(jù)三種情況。
case1中的輸出信號時域公式。
case1中的輸出信號建立誤差可以推導(dǎo)出位數(shù)(B)與建立時間常數(shù)(N)關(guān)系。
?
case2&case3時，位數(shù)(B)與振幅誤差百分比(?A e r r A_err?Aerr)的關(guān)系。
輸入階躍的精確建立在5~13 RC時間常數(shù)內(nèi)完成。對于N ~10，奈奎斯特頻率下約1%的衰減誤差(?f i n = f s / 2 f_in =f_s/2?fin=fs/2)。
1.2 跟蹤非線性
直接使用MOS管作為開關(guān)進(jìn)行采樣保持會帶來一些問題，如開關(guān)電阻會受到輸入信號的調(diào)制，大的輸入信號會帶來大的開關(guān)電阻。
跟蹤非線性在輸入信號較小時不明顯，但隨著輸入信號增大，開關(guān)電阻增大，跟蹤信號會產(chǎn)生失真。
非線性帶來的諧波失真，可以由上面的公式來近似估計?？梢钥吹剑椭C波失真可以通過使輸入信號幅度A小于?V G S ? V t V_GS-V_t?VGS?Vt來實現(xiàn)，但帶來SNR惡化。
下面是跟蹤非線性帶來的諧波失真計算。
1.3 信號相關(guān)保持瞬間
必須使采樣時鐘的下降時間(?T f T_f?Tf)比最大的?d V i n / d t dV_in/dt?dVin/dt快得多，否則也會帶來諧波失真。
三次諧波失真的計算公式及示例。
1.4 熱噪聲
熱噪聲開關(guān)采樣后的頻譜近似為白噪聲。
熱噪聲的噪聲功率為?k T / C kT/C?kT/C。
當(dāng)熱噪聲與量化噪聲的功率相同時，ADC的位數(shù)，全量程電壓和信號頻率可以決定電容C和電阻R。
1.5 時鐘抖動
采樣的抖動帶來了噪聲。
抖動的信噪比可以通過輸入信號的頻率與抖動的方差來計算。
抖動來源于電源的噪聲或熱噪聲。
抖動的信噪比也可以通過信號的自相關(guān)函數(shù)的曲率計算。
?
這是一個信號經(jīng)過信道的抖動信噪比計算示例。
?
?
1.6 保持模式饋通和泄漏
低速應(yīng)用使用?“T”開關(guān)，高速應(yīng)用使用半電路交叉耦合開關(guān)。
在保持模式時，信號由于柵電流泄露會導(dǎo)致保持電壓下降。
1.7 電荷注入和時鐘饋通
電荷注入與時鐘饋通的產(chǎn)生與影響。
慢柵即開關(guān)關(guān)斷轉(zhuǎn)換較慢，在關(guān)斷過程中，MOS管從電容中抽取部分電子補充溝道，出現(xiàn)了時鐘饋通。
時鐘饋通模型帶來了增益與失調(diào)的誤差。
溝道電荷不能瞬間改變，由此產(chǎn)生的表面電位通過電荷流向源極和漏極而衰減，電荷在源極和漏極之間分配取決于加載這些節(jié)點的阻抗。
快柵即開關(guān)關(guān)斷轉(zhuǎn)換較快，導(dǎo)致時鐘饋通與電荷注入，產(chǎn)生增益與失調(diào)誤差。
快柵帶來的增益與失調(diào)誤差較大，慢柵帶來的增益與失調(diào)誤差較小，?但高速開關(guān)電容電路傾向于在快柵狀態(tài)下工作。
電荷注入誤差與速度之比取決于更短的溝道(L)和更大的遷移率(μ)。
二. 初級跟蹤保持的一階改進(jìn)
2.1 電荷消除
通過增加另一個MOS管的反向時鐘饋通來抵消電荷被時鐘饋通抽取的影響。這不是一種精確的技術(shù)，只是一種部分抵消的嘗試。
2.2 差分采樣
?
假設(shè)兩個半電路之間匹配良好，差分采樣具有很小的電壓失調(diào)，很好的耦合噪聲和電源噪聲抑制能力，很小的共模到差模增益。但是增益誤差與單端相同，同時會具有非線性項。
2.3 CMOS開關(guān)
對于?V I N = ( ? H ? ? L ) / 2 = V D D / 2 和 V t n = ∣ V t p ∣ V_IN = ( phi_H-phi_L)/2 = V_DD /2和V_tn =|V_tp |?VIN=(?H??L)/2=VDD/2和Vtn=∣Vtp∣，電荷完全抵消，但仍有信號相關(guān)的殘余注入。
?
增加一個PMOS也有助于解決跟蹤模式下信號依賴開關(guān)電阻?R R?R的問題，電阻?R R?R與輸入?V i n V_in?Vin無關(guān)。
真實情況下，需要調(diào)整P/N比，使輸入范圍內(nèi)的電阻變化最小。
三. 先進(jìn)技術(shù)
3.1 時鐘自舉
使用時鐘自舉技術(shù)，柵極電壓始終比輸入信號電壓高?V D D V_DD?VDD，實現(xiàn)了恒定的?V G S V_GS?VGS，開關(guān)電阻和溝道電荷與輸入信號不相關(guān)，消除了跟蹤非線性影響。
時鐘自舉電路的實現(xiàn)方法，但仍存在一些問題。
背柵效應(yīng)和寄生電容會減小自舉電路的效率。
另一種自舉電路的實現(xiàn)更簡單，但寄生電容更大。
自舉技術(shù)是頂板采樣，在10位以內(nèi)的分辨率下效果較好。
3.2 底板采樣
M2閉合時，由于電荷注入效應(yīng)，M2從電容C抽取電荷?Δ Q 2 Delta Q_2?ΔQ2。這是與信號?V i n V_in?Vin無關(guān)的。
M1閉合時，同樣由于電荷注入效應(yīng)，M1從電容C與寄生電容Cpar（來自M2）的串聯(lián)電容中抽取電荷?Δ Q 1 Delta Q_1?ΔQ1。這是與信號?V i n V_in?Vin相關(guān)的。
M1與M2相繼閉合后，分析X點處的電荷量并沒有發(fā)生變化。
使用閉環(huán)跟隨器，可以使X點處的電壓鉗制在地點位，X點處的電荷重分配至反饋電容?C f C_f?Cf。
通過?? 1 phi 1??1與?? 2 phi 2??2階段的電荷分配，電荷守恒，可建立等式得出，最終采樣后的輸出電壓與輸入電壓之間的關(guān)系。使用差分架構(gòu)可以消除M2信號獨立注入引起的失調(diào)項。
?
?
但是差分結(jié)構(gòu)會帶來共模失調(diào)。下面是一些解決方案。
?
四. 電荷再分配采樣保持電路的建立和噪聲分析
4.1 建立分析
前面分析的電荷再分配采樣保持電路工作分為兩個階段。
對于小信號的階躍輸入，輸出體現(xiàn)了線性建立過程，其中最重要的參數(shù)是反饋因子?β β?β。
建立的波形如圖所示，開始的動態(tài)誤差與時間有關(guān)，但最終會趨向于一個輸出電壓，這個電壓與理想輸出之間的差距就是靜態(tài)誤差，此誤差與時間無關(guān)。
靜態(tài)建立誤差與?T 0 T_0?T0有關(guān)，?T 0 T_0?T0定義為?β g m r o βg_mr_o?βgmro，其中?β β?β為反饋因子。
動態(tài)誤差與位數(shù)N的關(guān)系。
建立過程時間常數(shù)?τ τ?τ的定義。
跨導(dǎo)電流及此電流的峰值。
對于大信號階躍輸入，會導(dǎo)致輸出為轉(zhuǎn)換狀態(tài)，即輸出電壓變化的斜率為定值，不隨時間而變化，通常難以避免。
輸出從非線性轉(zhuǎn)換狀態(tài)過渡至線性的建立過程的輸出電壓波形及表達(dá)式。
在轉(zhuǎn)換狀態(tài)下的動態(tài)誤差公式。
4.2 噪聲分析
電荷再分配采樣保持電路的兩個過程中的噪聲產(chǎn)生與分析。
第一階段，跟蹤相位噪聲電荷的估計。
第二階段，再分配相位噪聲估計。
第二階段中，放大器的噪聲往往比開關(guān)電阻?R o n 1 R_on1?Ron1和?R o n 2 R_on2?Ron2大的多。
第二階段中，集成放大器的總噪聲。
將第一階段與第二階段的噪聲貢獻(xiàn)相加，得到電荷再分配采樣保持電路的總噪聲。
在差分電路中，噪聲功率加倍，但是信號功率增加了4倍。
五. 噪聲仿真示例
?
開關(guān)電容的噪聲仿真通常有三種方法：基本的.ac/.noise Spice仿真，周期穩(wěn)態(tài)仿真，瞬態(tài)噪聲。
示例的采樣/保持電路及其參數(shù)如圖。
5.1 基本的.ac/.noise Spice仿真
?
?
5.2 周期穩(wěn)態(tài)仿真
?
?
?
?
?
低功耗電池電壓ADC采樣電路，墨水屏通電掉電控制電路，PMOS電子開關(guān)，可用于待機(jī)低功耗的項目
推薦閱讀
如何用電路實現(xiàn)檢測過零點？這個簡單電路就能搞定
?
電機(jī)就是這樣轉(zhuǎn)起來的~
編輯：黃飛
?
工商網(wǎng)監(jiān)
評論