24位高性能模數(shù)轉(zhuǎn)換器ME9620應用經(jīng)驗與總結(jié)

ME9620是微盟電子推出的一款適合寬帶寬應用的24位、144kSPS的8通道同步采樣工業(yè)Δ-Σ ADC。

傳統(tǒng)的具有較高漂移性能的工業(yè)Δ-Σ ADC采用導通帶寬下降幅度很大的數(shù)字濾波器，來盡可能滿足DC測量需求的有限信號帶寬。而針對音頻應用的高分辨率ADC雖能夠提供更大的可用帶寬，但偏移與漂移指標遠低于工業(yè)ADC的需求。ME9620將兩種類型的轉(zhuǎn)換器相結(jié)合，實現(xiàn)優(yōu)良的DC與AC規(guī)范的高精度工業(yè)測量。

ME9620內(nèi)部集成有多個獨立的高階斬波穩(wěn)定調(diào)制器和FIR數(shù)字濾波器，可實現(xiàn)4／8通道同步采樣，支持高速、高精度、低功耗、低速4種工作模式。ME9620可通過設(shè)置相應的輸入／輸出引腳選擇工作模式，無需寄存器的編程，其數(shù)據(jù)輸出可選串行SPI或FRAME-SYNC接口，便于連接至DSP、FPGA及微控制器。每個接口均支持菊花鏈，可滿足要求嚴格的多通道信號采集應用，如振動分析、醫(yī)療監(jiān)控、聲學系統(tǒng)、動態(tài)應變測量及壓力測量設(shè)備等。

01

供電電源

ME9620需要3個供電電源：

模擬電源電壓AVDD: 4.5~5.5V

數(shù)字電源電壓DVDD: 1.65~1.95V

I/O供電電壓IOVDD: 2.7V~3.6V

建議每個電源引腳處均需放置一個10uF鉭電容和0.1uF陶瓷電容。ME9620嚴格要求電源穩(wěn)定，不可與其它易造成電源不穩(wěn)定的器件共用電源。

02

模擬信號與參考電壓輸入

ME9620的8個ADC通道支持差分信號輸入。為了不發(fā)生溢出，請保證差分輸入范圍不大于參考電壓范圍。輸入信號的共模理論上支持從0到AVDD電平的范圍，但為了盡可能發(fā)揮ADC的性能，同時可以提高信號幅度，建議將輸入共模配置在AVDD/2附近的電平。
??? 芯片輸出的VCOM信號作為ADC內(nèi)部工作的共模電平，需要外置穩(wěn)壓電容保證其電壓穩(wěn)定，可在片外連接一個緩沖器后的輸出作為ME9620輸入差分信號的共模電平使用，以保證芯片內(nèi)外信號電路共模的一致性。
?? ?為了簡化應用，建議VREFN連接到AGND。為了保證ADC性能不受參考源的影響，應用時需要在片外通過一個高精度低噪聲穩(wěn)壓參考源產(chǎn)生VREFP電壓，并在VREFP與VREFN管腳兩端掛接1uF以上量級的穩(wěn)壓陶瓷電容。

03

工作模式設(shè)置

ME9620共有4種工作模式供選擇，由MODE[1:0]引腳控制決定。

04

時鐘輸入

ME9620必須有時鐘輸入才能運行。外部時鐘頻率(fCLK)的選擇不會影響其分辨率。
??? 當為高速模式時，fCLK最大可為37MHz，其他三種模式時，最大輸入時鐘為27MHz。且當fCLK>27MHz時，只能采用FRAME-SYNC方式讀取數(shù)據(jù)。
??? ME9620的數(shù)據(jù)輸出率與fCLK具有固定的比例關(guān)系，且低功耗、低速模式下，CLKDIV能夠?qū)CLK分頻。另外兩種模式下，CLKDIV必須為1，具體關(guān)系如下表所示：

05

輸出方式設(shè)置

轉(zhuǎn)換后的數(shù)據(jù)輸出采用串行接口，可采用兩種接口協(xié)議：SPI協(xié)議或FRAME-SYNC協(xié)議，同時也可選擇不同的數(shù)據(jù)輸出格式（TDM/離散、固定/動態(tài)數(shù)據(jù)位置）。協(xié)議和數(shù)據(jù)輸出格式的選擇是由引腳FORFMAT[2：0]控制，如下表所示：

數(shù)據(jù)對應SPI和FRAME-SYNC接口協(xié)議，或者通過各自的通道DOUT引腳以并行數(shù)據(jù)格式（離散模式）移位輸出，或者所有通道的數(shù)據(jù)以串行格式通過公共引腳DOUT1（TDM 模式）移位輸出。

TDM表示8個通道數(shù)據(jù)全部由DUOT1輸出，CH1在前，CH8在后。此時若數(shù)據(jù)位置為“動態(tài)”則表示：若某通道關(guān)閉，則該通道仍然輸出，輸出數(shù)據(jù)為0；若數(shù)據(jù)位置為“固定”，則如果某通道關(guān)閉，該通道不輸出，直接輸出下一通道數(shù)據(jù)。

06

數(shù)據(jù)格式

ME9620輸出數(shù)據(jù)位寬為24位，正滿量程為7FFFFFh，負滿量程為800000h，理想輸出碼與輸入信號關(guān)系如下表所示：

07

同步

ME9620可以通過將引腳拉低后，再將引腳返回高電平來實現(xiàn)同步。當引腳變?yōu)榈碗娖綍r，轉(zhuǎn)換過程停止。當引腳返回高電平時，轉(zhuǎn)換過程重新開始。由于ME9620轉(zhuǎn)換器以相同的主時鐘并行運行并使用相同的輸入控制，因此它們始終相互同步。但是，多個器件的同步有些不同。在器件上電時，器件之間內(nèi)部復位的變化可能會導致轉(zhuǎn)換時序的不確定性。
??? 無論接口協(xié)議是SPI還是FRAME-SYNC，建議使用來同步所有器件。

08

菊花鏈

多個ME9620可以以菊花鏈方式連接在一起，以在單個引腳上輸出數(shù)據(jù)。一個器件的DOUT1 數(shù)據(jù)輸出引腳連接到下一個器件的DIN，如下圖所示。

以這種方式進行菊花鏈連接的最大通道數(shù)受fSCLK頻率、模式選擇和CLKDIV的限制。fSCLK的頻率必須足夠高，以能夠在一個fDATA周期內(nèi)將數(shù)據(jù)從所有通道中完全移出。下表列出了fSCLK = fCLK時菊花鏈通道的最大數(shù)量。

09

電路設(shè)計注意事項

進行ME9620設(shè)計時，請注意下列事項：
1)AGND和DGND可以使用同一個地平面。
2)數(shù)字輸入腳需要串接50Ω電阻，并放置在數(shù)字驅(qū)動源末端（靠近ME9620）。
3)模擬電路（輸入腳）走線必須遠離數(shù)字電路（輸入腳）并防止產(chǎn)生走線交叉。
4)模擬信號參考端接10uF和0.1uF電容。
5)模擬信號輸入端必須接驅(qū)動，PCB走線短而直，且遠離數(shù)字信號線。AINP和AINN之間需接1~10nF電容。
6)電源、模擬輸入、參考輸入的去耦電容必須盡可能的靠近ME9620。
7)時鐘線越短越好，且末端接50Ω電阻。要求晶振必須穩(wěn)定。

審核編輯：黃飛

?