軟件算法設(shè)計 - 基于FPGA的新型電容數(shù)據(jù)采集系統(tǒng)設(shè)計

3 軟件算法設(shè)計

本系統(tǒng)在濾波設(shè)計中用卡爾曼濾波器代替了原有的FIR等頻域?yàn)V波器。由于卡爾曼濾波的基本方程是時間域內(nèi)的遞推形式，其計算過程是一個不斷“預(yù)測一修正”的過程，在求解時不要求存儲大量的數(shù)據(jù)，并且一旦觀測到了新的數(shù)據(jù)，隨時可以算出新的濾波值，便于實(shí)時處理 。

由于卡爾曼濾波算法涉及到矩陣運(yùn)算， 為了便于FPGA處理，把矩陣運(yùn)算分解成一系列加減乘除運(yùn)算單元，利用DSP Builder的加減乘除等模塊來實(shí)現(xiàn)。由于算法的實(shí)現(xiàn)采用了并行的硬件處理技術(shù)，使其執(zhí)行速度有了很大提高。在本設(shè)計中，將卡爾曼濾波算法的6個基本方程分解如下。

4 系統(tǒng)測試結(jié)果分析

4．1速度測試結(jié)果
在測試過程中，設(shè)定正弦激勵信號的頻率為500 kHz，由于A／D采集的頻率為40 MHz，所以單周期內(nèi)采樣80個點(diǎn)，系統(tǒng)一個通道需要采樣2 0481 9 0個點(diǎn)，則采集一個通道數(shù)據(jù)的周期約為26／500 kHz=52 Its， 一幀數(shù)據(jù)共需采集激勵15個通道，即進(jìn)行15次A／D采集，其周期為780 Its，考慮通道的切換 1和系統(tǒng)穩(wěn)定時問 ， 其中1約為10 S，72約為20 Its，則完成一幀數(shù)據(jù)共需時問為780+10+20=810 Its， 即每秒町以采集l 000幀數(shù)據(jù)，大大提高了數(shù)據(jù)采集速度。

4．2 精度測試結(jié)果
采用疊加高斯白噪聲的正弦信號作為輸入信號，對建立的濾波器模型進(jìn)行仿真。圖6給出r濾波誤差結(jié)果。由圖可知當(dāng)采樣信號超過500日{(diào)，待信 達(dá)到穩(wěn)定，誤差在0．13V以內(nèi)。所以在系統(tǒng)的一·個通道采集的2 048個點(diǎn)濾波后要拋去前500個數(shù)據(jù)，然后進(jìn)行相敏解調(diào)。

實(shí)驗(yàn)表明，該系統(tǒng)滿足電容層析成像系統(tǒng)的實(shí)時性要求，數(shù)據(jù)采集速率較采用頻域?yàn)V波器的系統(tǒng)有較大改善，同時d王保持了一定的采集精度 該系統(tǒng)較大的數(shù)據(jù)吞吐率和較高采集精度， 為ECT技術(shù)在航空發(fā)動機(jī)尾氣等高速檢測設(shè)備的應(yīng)用提供了空間。