Protel設(shè)計(jì)印刷電路板應(yīng)考慮的問題

?（２）對于抗噪聲能力弱，關(guān)斷時(shí)電位變化大的器件和ＲＯＭ、ＲＡＭ存儲器件，應(yīng)在芯片的電源線（Ｖｃｃ）和地線（Ｇｎｄ）間直接接入去耦電容。

（３）電容引線不能太長，特別是高頻旁路電容不能帶引線。

（４）按鈕、繼電器、接觸器等部件在操作時(shí)可能會產(chǎn)生火花，必須用ＲＣ電路加以吸收。

（５）許多數(shù)據(jù)處理器件都有兩個(gè)內(nèi)部不相連的地線，即模擬地和數(shù)字地，但這兩個(gè)地又必須在一點(diǎn)相連。由于電流流過地線上的回路電阻及干擾的影響，在系統(tǒng)的接地點(diǎn)和器件的地之間可能會有幾百毫伏的電壓。由于電源電流和邏輯門電流未按統(tǒng)一路徑進(jìn)入回路，因此將使模擬信號的轉(zhuǎn)換出現(xiàn)測量誤差。為了克服這類由于地線及回路引起的測量誤差，故在大容量的電容（１０μＦ以上）并聯(lián)一個(gè)０．１μＦ的小電容是非常有效的。電容并聯(lián)在邏輯電源和數(shù)字地（ＤＧＮＤ）之間及正負(fù)模擬電源與模擬地（ＡＧＮＤ）之間。

?三、布線應(yīng)注意的問題

（１）連線時(shí)不要畫成一段一段的，一條直線最好一直畫通。

（２）不用的地方都用地填充，做成網(wǎng)格狀。

（３）地線多走橫向，電源線多走縱向。

（４）地的走線方向與集成電路的方向垂直，以減小短路的可能。

（５）時(shí)鐘發(fā)生器盡量靠近該時(shí)鐘器件。石英晶體振蕩器的外殼要接地，石英晶體的下面以及對噪聲敏感的器件下面不要走線。用地線將時(shí)鐘區(qū)圈起來，時(shí)鐘線盡量要短。

（６）印刷板盡量使用弧形線，而不用９０°折線，以減少高頻信號對外的發(fā)射與耦合。

（７）時(shí)鐘、總線、電選信號要遠(yuǎn)離Ｉ／Ｏ線和接插件。

（８）模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號線，特別是時(shí)鐘。

（９）閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。

（１０）對噪聲敏感的線不要與大電流、高速開關(guān)線平行。

（１１）任何信號都不要形成環(huán)路，如果不可避免，應(yīng)讓環(huán)路盡量小。

（１２）高速線要短和直。

四、對集成電路不用引腳的處理

在設(shè)計(jì)印刷板電路圖時(shí)，對于有些集成電路不用的引出端的處理也很重要。懸空的輸入端易受干擾。一般對于門電路可用如圖３所示的集中處理方法。

（ａ）將未使用的引出端通過一個(gè)２ｋΩ左右的電阻接＋５Ｖ的電源，使其處于高電平。

（ｂ）將未使用的引入端和使用的輸入端并接起來。

（ｃ）若同塊集成電路有未使用的與非門，可將其接地，其輸出接至別的與非門的未使用的輸入端。要是與門則應(yīng)接高電平，輸出高電平再接至別的門的未使用的輸入端。 對于觸發(fā)器，當(dāng)置位端和復(fù)位端不用時(shí)，均應(yīng)接高電平（如＋５Ｖ），ＣＰ端不用時(shí)應(yīng)接低電平。

當(dāng)用長線從外電路引入信號時(shí)，應(yīng)用施密特電路進(jìn)行整形，或印板中前一級有ＲＣ積分電路時(shí)，后級也要用施密特電路進(jìn)行整形。

?五、電源線布置

布電源線時(shí)，除了要根據(jù)電流的大小，加粗導(dǎo)線寬度外，還要使電源線、地線的走向與數(shù)據(jù)傳遞的方向一致，以增強(qiáng)其抗噪聲的功能。