電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組(BGA)組件，就必須考慮這
2017-10-19 14:55:48
8135 利用PCB設(shè)計(jì)工具的統(tǒng)計(jì)功能，報(bào)告網(wǎng)絡(luò)數(shù)量，網(wǎng)絡(luò)密度，平均管腳密度等基本參數(shù)，以便確定所需要的信號(hào)布線(xiàn)層數(shù)，其中PIN密度的定義為：板面積（平方英寸）/（板上管腳總數(shù)/14）布線(xiàn)層數(shù)的具體確定還要考慮單板的可靠性要求，信號(hào)的工作速度，制造成本和交貨周期等因素。
2023-09-05 15:24:50500 
布線(xiàn)對(duì)整個(gè)設(shè)計(jì)至關(guān)重要!【第一招】多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用
2017-01-06 15:18:51
布線(xiàn)走什么順序啊先時(shí)鐘電源數(shù)據(jù)線(xiàn)控制線(xiàn)銅皮？
2015-03-10 14:38:28
AD-17在PCB中，如何改變互交布線(xiàn)走線(xiàn)的的角度？按老師指點(diǎn)，上檔鍵+空格鍵，在PCB中無(wú)論如何也調(diào)不出任意角度走線(xiàn)，只是45度/90度布線(xiàn)，輸入法已調(diào)成英文，優(yōu)先設(shè)定只限45/90并沒(méi)勾選，我
2017-01-22 10:17:20
AD-17在PCB中，如何改變互交布線(xiàn)走線(xiàn)的的角度？用空格鍵無(wú)效，請(qǐng)教一下各位老師，謝謝！
2017-01-19 23:23:13
AD布線(xiàn)，哪種類(lèi)型的走線(xiàn)需要地線(xiàn)隔離
2018-12-19 10:56:51
我的負(fù)片層無(wú)法走線(xiàn)，發(fā)現(xiàn)是布線(xiàn)規(guī)則里面沒(méi)有新添加的兩層，這樣應(yīng)該去哪里設(shè)置呢？謝謝。
2022-11-06 19:24:54
轉(zhuǎn)帖蛇形走線(xiàn)在高速板比較常見(jiàn)的一種走線(xiàn)方式。通過(guò)走蛇形線(xiàn)的方式可以比較好的保證兩條等長(zhǎng)線(xiàn)的長(zhǎng)度相等。今天我們就來(lái)介紹下在Altium Desinger中怎么進(jìn)行蛇形線(xiàn)走線(xiàn)。布線(xiàn)完成后進(jìn)行蛇形線(xiàn)調(diào)整
2017-11-23 11:14:42
BGA封裝如何布線(xiàn)走線(xiàn)
2009-04-11 13:43:43
Blazerouter怎么布蛇形線(xiàn)及如何走蛇形線(xiàn)Powerpcb本身布不了蛇形線(xiàn),要用pads帶的Blazeroutel來(lái)布.Blazeroute是PADS專(zhuān)用的布線(xiàn)工具.用Blazeroute打開(kāi)pcb,如圖
2008-07-18 17:55:40
，找這個(gè)過(guò)孔即可，并設(shè)置為重置原點(diǎn) 5、設(shè)置復(fù)用模塊的坐標(biāo)為（0，0）即可定位到A1處 6、刪除多余過(guò)孔及走線(xiàn)，其他的濾波電容還有電阻等器件，用坐標(biāo)定位的方法，即可定位到與官方DEMO板一樣的位置，然后進(jìn)行布線(xiàn)
2021-02-20 15:05:11
有些方案的DDR布線(xiàn)要求是不要走蛇形線(xiàn)，請(qǐng)問(wèn)下這是為什么要這樣要求？ 走蛇形線(xiàn)有什么影響嗎？ 謝謝！
2022-11-29 11:52:06
本帖最后由 maskmyself 于 2017-7-10 10:08 編輯
布線(xiàn)（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線(xiàn)的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速
2017-07-07 11:45:56
布線(xiàn)（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線(xiàn)的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線(xiàn)在高速PCB設(shè)計(jì)中
2019-05-23 08:52:37
布線(xiàn)（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線(xiàn)的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線(xiàn)在高速PCB設(shè)計(jì)中
2019-08-05 06:40:24
過(guò)孔走線(xiàn)和層數(shù)（1）過(guò)孔采用通孔設(shè)計(jì)中，5個(gè)BGA焊盤(pán)球需要三層進(jìn)行出線(xiàn)，因布線(xiàn)不能在貫通孔下面通過(guò)，第一個(gè)和第二個(gè)焊盤(pán)球可以表層出線(xiàn)，第三個(gè)和第四個(gè)焊盤(pán)球要通過(guò)孔換到第二個(gè)層中出線(xiàn)，第五個(gè)焊盤(pán)球
2020-07-06 15:58:12
為什么有的元器件布線(xiàn)時(shí)不能中間不能走線(xiàn)？
2011-10-24 15:42:38
PCB布線(xiàn)時(shí)電源和地線(xiàn)走直角合適嗎？老師覺(jué)得走直角沒(méi)問(wèn)題，而我老覺(jué)著走直角不好！煩請(qǐng)各位指教
2013-11-25 14:03:53
首次畫(huà)PCB，嘗試手動(dòng)布線(xiàn)，焊盤(pán)間距為100mil，走線(xiàn)寬度設(shè)置為10mil，焊盤(pán)外徑60mil，安全間距設(shè)置為15mil，按理應(yīng)該剛好通過(guò)呀，可是老是提示有DRC錯(cuò)誤》。。。我覺(jué)得是走線(xiàn)沒(méi)有從正中通過(guò)，若是能從正中間通過(guò)的話(huà)豈不是剛好？怎么解決？在線(xiàn)等候中》。。。。。。
2011-11-07 21:48:26
布線(xiàn)（Layout）是pcb設(shè)計(jì)工程師最基本的工作技能之一。走線(xiàn)的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)，布線(xiàn)在高速PCB設(shè)計(jì)中
2019-08-21 07:30:00
和設(shè)計(jì)（1）電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組(BGA)組件，就必須考慮這些器件布線(xiàn)所需要的最少布線(xiàn)層數(shù)。布線(xiàn)層的數(shù)量以及層疊(stack-up)方式會(huì)直接影響到印制線(xiàn)
2019-05-06 15:28:57
PCB布線(xiàn)的直角走線(xiàn)、差分走線(xiàn)和蛇形線(xiàn)基礎(chǔ)理論
2015-05-21 11:48:54
PCB布線(xiàn)這幾種走線(xiàn)方式，你會(huì)嗎？在我們學(xué)習(xí)嵌入式開(kāi)發(fā)的過(guò)程中，PCB布線(xiàn)是必不可少的。好的布線(xiàn)方式，輕則看著美觀(guān)、布局合理，重則可以節(jié)約生產(chǎn)成本，達(dá)到良好的電路性能和散熱性能，使元器件的性能達(dá)到
2020-02-28 10:50:28
線(xiàn)角度 直角走線(xiàn)一般是PCB布線(xiàn)中要求盡量避免的情況，也幾乎成為衡量布線(xiàn)好壞的標(biāo)準(zhǔn)之一，那么直角走線(xiàn)究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢？ 從原理上說(shuō)，直角走線(xiàn)會(huì)使傳輸線(xiàn)的線(xiàn)寬發(fā)生變化，造成阻抗的不連續(xù)
2019-08-20 15:27:06
劃重點(diǎn)！PCB走線(xiàn)不要隨便拉
盲目的拉線(xiàn)，拉了也是白拉！
有些小伙伴在pcb布線(xiàn)時(shí)，板子到手就是干，由于前期分析工作做的不足或者沒(méi)做，導(dǎo)致后期處理時(shí)舉步維艱。比如 電源 線(xiàn)、雜線(xiàn)拉完了，卻漏掉一組
2023-12-12 09:23:35
模擬信號(hào)的主要特點(diǎn)是抗干擾性差，布線(xiàn)時(shí)主要考慮對(duì)模擬信號(hào)的保護(hù)?！ ?duì)模擬信號(hào)的處理主要體現(xiàn)在以下幾點(diǎn)： 為增加其抗干擾能力，走線(xiàn)要盡量短?！ 〔糠帜M信號(hào)可以放棄阻抗要求，走線(xiàn)可以適當(dāng)加粗
2023-04-12 15:08:27
1. 一般規(guī)則 1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線(xiàn)區(qū)域?！ ?.2 數(shù)字、模擬元器件及相應(yīng)走線(xiàn)盡量分開(kāi)并放置於各自的布線(xiàn)區(qū)域內(nèi)?！ ?.3 高速數(shù)字信號(hào)走線(xiàn)盡量短?！ ?.4
2018-11-28 17:06:35
在pcb的設(shè)計(jì)過(guò)程中，元器件的布局和走線(xiàn)的調(diào)整是非常重要的一個(gè)步驟。恰當(dāng)?shù)牟季挚梢院?jiǎn)化布線(xiàn)的難度，更重要的是可以提高PCB的電氣性能，減少EMC，EMI。 下面是同一個(gè)原理圖對(duì)應(yīng)的兩種不同的布局和走
2019-10-17 04:37:54
模擬信號(hào)的主要特點(diǎn)是抗干擾性差，布線(xiàn)時(shí)主要考慮對(duì)模擬信號(hào)的保護(hù)?！ ?duì)模擬信號(hào)的處理主要體現(xiàn)在以下幾點(diǎn)： 1. 為增加其抗干擾能力，走線(xiàn)要盡量短?！ ?. 部分模擬信號(hào)可以放棄阻抗控制要求，走線(xiàn)
2022-11-07 20:44:08
本帖最后由 eehome 于 2013-1-5 10:05 編輯
在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高PCB的走線(xiàn)密度，但是這樣有可能導(dǎo)致走線(xiàn)的相互干擾增強(qiáng)
2012-03-03 12:39:55
可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線(xiàn)策略?！ ≈饕獜闹苯?b class="flag-6" style="color: red">走線(xiàn)，差分走線(xiàn)，蛇形線(xiàn)等三個(gè)方面來(lái)闡述?！ ?． 直角走線(xiàn) 直角走線(xiàn)一般是PCB布線(xiàn)中要求盡量避免的情況，也幾乎成為衡量
2018-09-17 17:31:52
1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線(xiàn)區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線(xiàn)盡量分開(kāi)并放置於各自的布線(xiàn)區(qū)域內(nèi)。1.3 高速數(shù)字信號(hào)走線(xiàn)盡量短。1.4 敏感模擬信號(hào)走線(xiàn)盡量短。1.5
2019-05-30 06:58:19
高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地
2018-09-17 17:36:05
電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵陣列(BGA)組件，就必須考慮這些器件布線(xiàn)所需要的最少布線(xiàn)層數(shù)。布線(xiàn)層的數(shù)量以及層疊(stack-up)方式會(huì)直接影響到印制線(xiàn)
2010-01-09 10:26:29
PCB Layout中的走線(xiàn)策略布線(xiàn)（Layout）是PCB設(shè)計(jì)工程師最基本的工作技能之一。走線(xiàn)的好壞將直接影響到整個(gè)系統(tǒng)的性能，大多數(shù)高速的設(shè)計(jì)理論也要最終經(jīng)過(guò)Layout得以實(shí)現(xiàn)并驗(yàn)證，由此可見(jiàn)
2009-08-20 20:58:49
是至關(guān)重要的。下面將針對(duì)實(shí)際布線(xiàn)中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線(xiàn)策略。主要從直角走線(xiàn)，差分走線(xiàn)，蛇形線(xiàn)等三個(gè)方面來(lái)闡述。01直角走線(xiàn)直角走線(xiàn)一般是PCB布線(xiàn)中要求盡量避免
2018-07-08 13:28:36
`allegro做pcb板 先布線(xiàn)后鋪銅 出現(xiàn)相同網(wǎng)絡(luò)走線(xiàn)與銅皮的重疊 未合并 求解？？？`
2013-07-12 21:24:13
1. 一般規(guī)則1.1 PCB板上預(yù)劃分?jǐn)?shù)字、模擬、DAA信號(hào)布線(xiàn)區(qū)域。1.2 數(shù)字、模擬元器件及相應(yīng)走線(xiàn)盡量分開(kāi)并放置於各自的布線(xiàn)區(qū)域內(nèi)。1.3 高速數(shù)字信號(hào)走線(xiàn)盡量短。1.4 敏感模擬信號(hào)走線(xiàn)盡量
2014-03-14 17:44:44
高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地
2017-01-20 11:44:22
走線(xiàn)時(shí)shift+空格，為什么改變不了走線(xiàn)模式呢？？？
2019-09-30 01:34:26
問(wèn)：請(qǐng)教大家一個(gè)問(wèn)題，AD16在畫(huà)線(xiàn)（PL）的時(shí)候無(wú)法切換走線(xiàn)方式,而布線(xiàn)（PT）是可以的...有什么區(qū)別
2019-06-25 00:46:49
的主板走線(xiàn)會(huì)造成主板布局的疏密不均，會(huì)對(duì)主板的質(zhì)量有一定的影響。好的走線(xiàn)應(yīng)使主板上各部分線(xiàn)路密度差別不大，并且要盡可能均勻分布，否則很容易造成主板的不穩(wěn)定。 3、忌用“飛線(xiàn)”主板判斷一塊主板走
2018-11-23 11:14:34
。因?yàn)檫^(guò)多過(guò)密的主板走線(xiàn)會(huì)造成主板布局的疏密不均，會(huì)對(duì)主板的質(zhì)量有一定的影響。好的走線(xiàn)應(yīng)使主板上各部分線(xiàn)路密度差別不大，并且要盡可能均勻分布，否則很容易造成主板的不穩(wěn)定。
2018-08-30 10:14:47
高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有
2016-11-02 14:38:02
請(qǐng)問(wèn)關(guān)于高密度布線(xiàn)技術(shù)有什么要求？
2021-04-25 06:26:34
層最大容許走線(xiàn)面積為該層面的1/3，在這個(gè)面 積內(nèi)為可接受的布線(xiàn)范圍。 內(nèi)層的VCC層走線(xiàn)必須在同一塊PW Plane范圍內(nèi)，走線(xiàn)不 要有跨Plane的布線(xiàn)狀況發(fā)生。`
2014-02-19 18:23:03
和顯卡上都采用多層板，大大增加了可以布線(xiàn)的面積。多層板用上了更多單或雙面的布線(xiàn)板，并在每層板間放進(jìn)一層絕緣層后壓合。PCB板的層數(shù)就代表了有幾層獨(dú)立的布線(xiàn)層，通常層數(shù)都是偶數(shù)，并且包含最外側(cè)的兩層，常見(jiàn)
2018-08-30 10:14:45
，其布線(xiàn)對(duì)整個(gè)設(shè)計(jì)至關(guān)重要！ 【第一招】多層板布線(xiàn) 高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸
2018-09-20 10:29:18
走線(xiàn)電流密度：現(xiàn)在多數(shù)電子線(xiàn)路采用絕緣板縛銅構(gòu)成。常用線(xiàn)路板銅皮厚度為35μm，走線(xiàn)可按照1A/mm經(jīng)驗(yàn)值取電流密度值，具體計(jì)算可參見(jiàn)教科書(shū)。為 保證走線(xiàn)機(jī)械強(qiáng)度原則線(xiàn)寬應(yīng)大于或等于0.3mm（其他
2018-09-14 16:12:02
在AD中運(yùn)用腳本文件可以進(jìn)行圓形螺旋走線(xiàn)，那么，如果要進(jìn)行矩形走線(xiàn)，腳本文件應(yīng)如何編寫(xiě)？
2016-10-04 19:58:26
，大多數(shù)時(shí)候一個(gè)通道只布一條走線(xiàn)。一旦嵌入式設(shè)計(jì)師確定了走線(xiàn)寬度和間距、經(jīng)過(guò)一個(gè)通道布線(xiàn)的走線(xiàn)數(shù)量以及用于BGA版圖設(shè)計(jì)的過(guò)孔類(lèi)型，他或她就能估算出所需的PCB層數(shù)。使用小于最大值的I/O引腳數(shù)量可以減少
2018-01-24 18:11:46
，兩者出線(xiàn)層數(shù)就有很大的區(qū)別。連接器則主要考慮其深度，基本兩個(gè)過(guò)孔之間過(guò)一對(duì)差分線(xiàn)?！ 蓚€(gè)過(guò)孔間能過(guò)兩根線(xiàn)的BGA出線(xiàn)，共用2個(gè)走線(xiàn)層 兩個(gè)過(guò)孔間只能過(guò)一根線(xiàn)的BGA出線(xiàn)，共用4個(gè)走線(xiàn)層
2018-09-20 10:56:31
第一招、多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好
2019-05-09 08:00:00
的防護(hù)層，可以保護(hù)銅線(xiàn)，也可以防止零件被焊到不正確的地方?，F(xiàn)在主板和顯卡上都采用多層板，大大增加了可以布線(xiàn)的面積。多層板用上了更多單或雙面的布線(xiàn)板，并在每層板間放進(jìn)一層絕緣層后壓合。PCB板的層數(shù)就說(shuō)
2012-09-13 19:46:38
走線(xiàn)層兩個(gè)過(guò)孔間只能過(guò)一根線(xiàn)的BGA出線(xiàn)，共用4個(gè)走線(xiàn)層其次要考慮板上高速信號(hào)的布線(xiàn)通道，因?yàn)楦咚傩盘?hào)處理的時(shí)候要求的條件比較多，需要考慮stub、走線(xiàn)間距、參考平面等因素，所以需要優(yōu)先考慮其布線(xiàn)通道
2016-12-07 17:12:47
的BGA過(guò)孔間一般可以過(guò)兩根線(xiàn)，0.8mm的BGA過(guò)孔之間只能過(guò)一根線(xiàn)，兩者出線(xiàn)層數(shù)就有很大的區(qū)別。連接器則主要考慮其深度，基本兩個(gè)過(guò)孔之間過(guò)一對(duì)差分線(xiàn)。兩個(gè)過(guò)孔間能過(guò)兩根線(xiàn)的BGA出線(xiàn)，共用2個(gè)走線(xiàn)
2016-12-10 14:09:52
開(kāi)關(guān)電源PCB布線(xiàn)原則及走線(xiàn)技巧
2019-03-06 11:43:16
怎樣計(jì)算PCB布線(xiàn)中走線(xiàn)允許的最大長(zhǎng)度？走線(xiàn)太長(zhǎng)了都有哪些影響呢？
2023-04-10 17:10:25
在PCB設(shè)計(jì)中，布線(xiàn)是完成產(chǎn)品設(shè)計(jì)的重要步驟，PCB走線(xiàn)的好壞直接影響整個(gè)系統(tǒng)的性能，布線(xiàn)在高速PCB設(shè)計(jì)中是至關(guān)重要的。布線(xiàn)的設(shè)計(jì)過(guò)程限定高，技巧細(xì)、工作量大。PCB布線(xiàn)有單面布線(xiàn)、 雙面布線(xiàn)
2014-12-16 09:47:09
本人剛接觸AD沒(méi)有多久，在畫(huà)多層板的時(shí)候，由于層數(shù)較多，感覺(jué)在布線(xiàn)時(shí)看著眼睛很花，影響布線(xiàn)效率。我想到的一個(gè)方法是隱藏其他層，但是在布線(xiàn)時(shí)有時(shí)候又需要同時(shí)知道其他層的走線(xiàn)位置信息，只能再取消隱藏，又導(dǎo)致看花眼睛。。。。我就像問(wèn)問(wèn)各位大神在布線(xiàn)的時(shí)候都是怎么操作的，布線(xiàn)順序又是怎么樣的
2017-07-29 07:57:49
多層板布線(xiàn)： 高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好
2015-01-05 14:26:42
布線(xiàn)對(duì)整個(gè)設(shè)計(jì)至關(guān)重要！【第一招】多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCBLayout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用
2019-08-31 08:00:00
在創(chuàng)建中間層時(shí)，有兩種特性：add signal Layer創(chuàng)建的為陽(yáng)性走線(xiàn)，多為信號(hào)走線(xiàn)方式，Add internal Plane為陰性走線(xiàn)方式，為信號(hào)走線(xiàn)相反。畫(huà)的線(xiàn)為銅皮分割的方式布線(xiàn)，多用在大面積鋪銅上，多為內(nèi)地。
2019-07-08 07:11:16
高速信號(hào)線(xiàn) 規(guī)則二：高速信號(hào)的走線(xiàn)閉環(huán)規(guī)則 由于板的密度越來(lái)越高，很多 LAYOUT工程師在走線(xiàn)的過(guò)程中，很容易出現(xiàn)一種失誤，即時(shí)鐘信號(hào)等高速信號(hào)網(wǎng)絡(luò)，在多層的PCB走線(xiàn)的時(shí)候產(chǎn)生了閉環(huán)的結(jié)果
2018-09-20 10:38:01
，其布線(xiàn)對(duì)整個(gè)設(shè)計(jì)至關(guān)重要! 第一招、多層板布線(xiàn) 高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能
2018-09-20 11:09:35
請(qǐng)問(wèn)PADS布線(xiàn)的方向怎么樣走才好
2016-05-06 22:28:13
PCB長(zhǎng)距離走線(xiàn)和短距離加個(gè)過(guò)孔走線(xiàn)哪種走線(xiàn)更合理？
2019-09-25 22:11:32
allegro走線(xiàn)的時(shí)候如何不捕捉焊盤(pán)中心，有的時(shí)候自動(dòng)捕捉焊盤(pán)中心在布線(xiàn)的時(shí)候很不方便
2019-02-26 10:44:47
各位大俠 ，請(qǐng)教一個(gè)問(wèn)題：1.pcb布線(xiàn)時(shí)，信號(hào)線(xiàn)，地線(xiàn)，電源線(xiàn)按照什么順序布線(xiàn)？a.是先走信號(hào)線(xiàn)，再走電源線(xiàn)，最后走底線(xiàn)，在鋪地？這樣走的話(huà)，感覺(jué)電源線(xiàn)比較亂。b. 還是，先走一對(duì)平行的電源線(xiàn)
2019-07-28 23:20:27
蛇形線(xiàn)是Layout中經(jīng)常使用的一類(lèi)走線(xiàn)方式。其主要目的就是為了調(diào)節(jié)延時(shí)，滿(mǎn)足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí)：蛇形線(xiàn)會(huì)破壞信號(hào)質(zhì)量，改變傳輸延時(shí)，布線(xiàn)時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中
2012-12-18 12:12:55
為了避免不理想返回路徑的影響，可以采用差分對(duì)走線(xiàn)。為了獲得較好的信號(hào)完整性，可以選用差分對(duì)來(lái)對(duì)高速信號(hào)進(jìn)行走線(xiàn)，如圖1所示，LVDS電平的傳輸就采用差分傳輸線(xiàn)的方式?！ D1 差分對(duì)走線(xiàn)實(shí)例
2018-11-27 10:56:15
以及對(duì)工具軟件進(jìn)行認(rèn)真的設(shè)置將使設(shè)計(jì)更加符合要求。下面是一般的設(shè)計(jì)過(guò)程和步驟。1確定PCB的層數(shù)電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組（BGA）組件，就必須考慮這些器件
2021-03-31 06:00:00
的分析以及對(duì)工具軟件進(jìn)行認(rèn)真的設(shè)置將使設(shè)計(jì)更加符合要求。下面是一般的設(shè)計(jì)過(guò)程和步驟。1確定PCB的層數(shù) 電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組（BGA）組件，就必須考慮
2022-04-18 15:22:08
當(dāng)走線(xiàn)出現(xiàn)直角拐角時(shí)，在拐角處會(huì)產(chǎn)生額外的寄生電容和寄生電感，如圖1所示， 這種不連續(xù)性會(huì)造成反射?！ ≡?b class="flag-6" style="color: red">走線(xiàn)確實(shí)需要直角拐角的情況下，可以采取兩種改進(jìn)方法，一種是將90°拐角變成兩個(gè)45
2018-11-27 10:55:56
，工程師應(yīng)該盡可能地用最少層數(shù)滿(mǎn)足實(shí)際設(shè)計(jì)需要，從而致使布線(xiàn)密度不可避免地增大，而在PCB布線(xiàn)設(shè)計(jì)中，其走線(xiàn)寬度越細(xì)，間隔越小，信號(hào)間串?dāng)_就越大，其能傳送功率越小。因此，走線(xiàn)尺寸的選擇必須考慮到各方面
2018-11-27 09:57:50
布線(xiàn)對(duì)整個(gè)設(shè)計(jì)至關(guān)重要！【第一招】多層板布線(xiàn)高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用
2019-07-28 09:00:18
設(shè)計(jì)至關(guān)重要! 【第一招】多層板布線(xiàn) 往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須，也是降低干擾的有效手段。在 Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽
2018-09-21 16:36:58
在當(dāng)今飛速發(fā)展的電子設(shè)計(jì)領(lǐng)域,高速化和小型化已經(jīng)成為設(shè)計(jì)的必然趨勢(shì)。與此同時(shí),信號(hào)頻率的提高、電路板的尺寸變小、布線(xiàn)密度加大、板層數(shù)增多而導(dǎo)致的
2010-08-12 16:58:50
0 PCB板的層數(shù)一般不會(huì)事先確定好，會(huì)由工程師綜合板子情況給出規(guī)劃，總層數(shù)由信號(hào)層數(shù)加上電源地的層數(shù)構(gòu)成。
2018-10-28 09:13:206236 在當(dāng)今飛速發(fā)展的電子設(shè)計(jì)領(lǐng)域，高速化和小型化已經(jīng)成為設(shè)計(jì)的必然趨勢(shì)。與此同時(shí)，信號(hào)頻率的提高、電路板的尺寸變小、布線(xiàn)密度加大、板層數(shù)增多而導(dǎo)致的層間厚度減小等因素，則會(huì)引起各種信號(hào)完整性問(wèn)題。因此，在進(jìn)行高速板級(jí)設(shè)計(jì)的時(shí)候就必須考慮到信號(hào)完整性問(wèn)題，掌握信號(hào)完整性理論，進(jìn)而指導(dǎo)和驗(yàn)證高速PCB的設(shè)計(jì)。
2019-08-16 11:44:001415 
電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組（BGA）組件，就必須考慮這些器件布線(xiàn)所需要的最少布線(xiàn)層數(shù)。布線(xiàn)層的數(shù)量以及層疊（stack-up）方式會(huì)直接影響到印制線(xiàn)的布線(xiàn)和阻抗。板的大小有助于確定層疊方式和印制線(xiàn)寬度，實(shí)現(xiàn)期望的設(shè)計(jì)效果。
2019-05-23 14:51:11799 
電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組（BGA）組件，就必須考慮這些器件布線(xiàn)所需要的最少布線(xiàn)層數(shù)。布線(xiàn)層的數(shù)量以及層疊（stack-up）方式會(huì)直接影響到印制線(xiàn)的布線(xiàn)和阻抗。板的大小有助于確定層疊方式和印制線(xiàn)寬度，實(shí)現(xiàn)期望的設(shè)計(jì)效果。
2019-05-31 16:46:254857 電路板尺寸和布線(xiàn)層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組（BGA）組件，就必須考慮這些器件布線(xiàn)所需要的少布線(xiàn)層數(shù)。布線(xiàn)層的數(shù)量以及層疊（stack-up）方式會(huì)直接影響到印制線(xiàn)的布線(xiàn)和阻抗。
2023-12-06 15:29:01106
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論