基于PCB設(shè)計的走線常用規(guī)則

一直以來，想寫點關(guān)于PCB走線相關(guān)的基礎(chǔ)知識。信號完整性的工作，很大一部分基于PCB走線規(guī)則的設(shè)定以及走線優(yōu)化。仿真工作或者說后仿的工作都是基于PCB設(shè)計已經(jīng)定型的情況下進行的，也就是說鏈路的相關(guān)風險已經(jīng)固定了。所以，設(shè)定規(guī)則來管控風險比出現(xiàn)風險解決來得更重要。預防管控的能力是未來信號完整性工程師的必備基礎(chǔ)技能。

預防管控PCB走線的風險，最最基礎(chǔ)的知識就是熟知常用走線規(guī)則。

線長匹配

總長線長匹配&分層線長匹配

總長線長匹配的5 mils已經(jīng)在很多產(chǎn)品設(shè)計中有應用，這也是很多設(shè)計準則里提到的。

分層線長匹配的概念好像沒有那么普遍，差分線的走法，BGA區(qū)域打過孔到內(nèi)層，內(nèi)層走線打過孔到終端，內(nèi)層阻抗相對容易管控和差分線走線對稱性緣故，一般情況下，表層兩段距離相對比較短，所以長度的匹配一般在內(nèi)層進行，也就是間接實行了分層線長匹配。很多時候，這種分層線長匹配的概念在很多產(chǎn)品的設(shè)計中被忽略了。

就近補償

當長度不匹配發(fā)生時，推薦就近補償，防止不連續(xù)的傳播。如何就近長度匹配，產(chǎn)品的分類不同，要求也不同，消費類產(chǎn)品沒有給出相關(guān)建議，只是對BREAKOUT區(qū)域以及連接器的PIN區(qū)域，給出了相關(guān)建議的數(shù)值。

匹配樣式

常見的匹配樣式有蛇形線，PAD區(qū)域內(nèi)走線等，蛇形線中3W2S原則是很多產(chǎn)品設(shè)計中常用的繞線方法，通過這樣的操作，來達到線長匹配。

3W2S有些相互關(guān)系的，建議還是搞清楚點。相對于3W2S故意繞線來達到線長匹配，PAD區(qū)域走線匹配的方式對匹配所帶來的影響更小。

需要注意的是：線長匹配最終目的是等時。

雙帶線

高速產(chǎn)品的輕薄化，PCB厚度限制了走線層數(shù)，就有了高速線走在相鄰兩層上，為了減少相互的串擾，走線的方法有間距管控（DDR部分實現(xiàn)難度比較大），垂直走線（這種方法實現(xiàn)難度比較大），30度角走線。

雙帶線是未來產(chǎn)品設(shè)計的一大趨勢，細節(jié)性的東西很多，比如雙帶線相互平行重復度及長度等。

差分轉(zhuǎn)換過孔

差分轉(zhuǎn)換過孔 Differential Transitional Via

PCB走線，過孔是不可缺少的部分，這里不講盲埋孔之類，只講差分過孔處理方式。

不同產(chǎn)品有不同的設(shè)計細則，但大體是相通的：

1.如果差分過孔stub（殘樁）較長，信號的速率比較高（比如PCIe4.0），要做Backdrill（背鉆）；

2.差分過孔如果轉(zhuǎn)換參考層，要打回流地孔，地孔到VIA的距離要大于本身的差分過孔距離，同時地孔要在100 mils以內(nèi)。

　　器件封裝平面挖空

這里說的器件不僅僅是USB中要用的Electrostatic Diode （ESD） 和Common-mode choke（CMC），也包括高速鏈路中的匹配電阻，還有耦合電容，還有SMT連接器等。對其進行優(yōu)化，是減少阻抗的突變。

優(yōu)化處理的方式就是相鄰平面層進行挖空。

　　總結(jié)

以上便是以一條簡單的高速鏈路路徑舉例，列舉PCB走線相關(guān)常用規(guī)則。當然針對不同產(chǎn)品會有不同細則，殊途同歸，所有的規(guī)則都是為了減小串擾，反射，損耗等，來保證信號完整性。如果遇到一些規(guī)則相互矛盾，這個時候就需要信號完整性工程師做出取舍，給出合理方案。