信號完整性測量已成為開發(fā)數(shù)字系統(tǒng)過程中的關鍵步驟。信號完整性問題，如串擾、信號衰減、接地反彈等，在傳輸線效應也很關鍵的較高頻率下會增加。

?

當今的高級功能電子產品規(guī)定使用在1 至 10 GHz 的高頻范圍（RF/微波）下工作的HDI PCB 。這種增加的頻率會導致信號響應的邊緣更陡峭。電路板變得越來越緊湊，布線密度逐漸變緊，導致串擾基本分析的重要性。

隨著更快的邊緣速度產生相對于總線長度更短的波長，EMI 會上升，從而產生意外的輻射發(fā)射。這些輻射會增加串擾，并可能導致高速 PCB 設計在 EMI/EMC 測試期間失敗。

PCB中的串擾是什么？

串擾是由一個 PCB 跡線到另一個 PCB 跡線的能量耦合引起的干擾，即使它們沒有接觸。換言之，高速 PCB中緊密間隔走線之間不需要的電磁耦合稱為串擾。它是由于電場（電容耦合）和磁場（電感耦合）的干擾而發(fā)生的。磁場產生互感，電場在附近的走線之間產生互電容?；ジ胸撠熢谙噜彛ㄊ芎φ撸┚€路上感應電流，這與入侵線路中的電流相反。并且由于互電容形成的電容器將在受害線路上雙向通過電流。它阻礙了電路板的信號完整性。

使用 SI 工具的仿真可以確定初始布局布線后的串擾。雖然，它有時仍然未被發(fā)現(xiàn)。如果在初始階段不加以控制，串擾可能會降低電路板的功能?；旧?，這都是關于邊緣電場和磁場，它們不受限制，而是散布在附近區(qū)域。

?

受害跡線 (ab) 中引起的串擾

當兩條跡線在同一層中彼此相鄰運行或在相鄰層中一條在另一條的頂部上方運行時，就會出現(xiàn)串擾?？紤]在同一方向運行的兩條跡線。如果流經一條跡線的信號幅度高于另一條跡線，則可能會影響流經另一條跡線的信號。在這里，具有較高幅度的跡線將被稱為“攻擊者”，而另一條跡線被稱為“受害者”。
在這種情況下，受害跡線中的信號將開始模仿入侵跡線的特征阻抗，而不是傳導自己的信號。當這種情況發(fā)生時，這意味著串擾已經侵入了系統(tǒng)。

串擾對 PCB 的影響

• 降低電路板的信號完整性

• 時間延遲

• 電壓過沖

• 誤觸發(fā)導致邏輯功能混亂

串擾如何在系統(tǒng)中引起噪聲？

每個電信號都有不同的電磁場。每當這些場重疊時，它們就會產生電感、電容或傳導耦合，從而導致 EMI。串擾使干擾信號超過了受干擾信號，即使它們沒有物理連接但非常接近。串擾分為普通阻抗耦合和電磁場耦合。當多個信號共享一個公共返回路徑時，會發(fā)生易于分析的公共阻抗耦合。電磁場耦合進一步分為電容耦合和電感耦合，這是最受關注的因素。

由互電容和電感引起的串擾

傳統(tǒng)的用筆和紙分析串擾不僅麻煩而且耗時。我們可以做的是考慮電路元件來估計耦合。由邊緣電場引起的耦合由電容器（互電容）近似，由電感器（互感）評估由邊緣磁場引起的耦合。

電場變化引起的電容耦合

在平面上平行工作的兩條跡線充當由電介質隔開的電容器的平行板。侵略者和受害者之間的電場變化被建模為一個電容器。我們知道如果電容器中電壓發(fā)生變化，電場發(fā)生變化，就會感應出位移電流。這里，電容耦合電流就是我們所說的串擾。這種效應稱為寄生電容。要了解更多信息，請閱讀如何減少 PCB 布局中的寄生電容。

互容性和感性耦合

通過磁場環(huán)進行電感耦合

磁耦合或電感耦合近似于圍繞受害者旋轉多少磁場環(huán)。受害者周圍的侵略者產生的磁場變化導致傳導電流發(fā)生變化。因此，根據(jù)法拉第感應定律，在受害線上感應出電壓。該感應電壓以串擾的形式驅動電流。

寬邊耦合

通常，串擾發(fā)生在同一層上的兩條相鄰走線之間。除此之外，周圍由小電介質隔開的平行跡線會導致串擾。該電介質厚度可以是4 密耳 (0.1mm) 或小于兩條跡線之間的間距。這被稱為寬邊耦合。

有哪些不同類型的串擾？

以下是不同類型的串擾：

基于傳播方向

• 前向串擾：它沿著干擾信號的方向傳播。

前向串擾 = 電容耦合 - 電感耦合

• 反向串擾：它以與干擾信號相反的方向傳播。

反向串擾 = 電容耦合 + 電感耦合

前向和后向串擾

基于測量區(qū)域近端串擾（NEXT）：它是指受害線路驅動器側的噪聲。遠端串擾（FEXT）：?它是受害線路接收端的干擾。

近端和遠端串擾

NEXT 和 FEXT 是相對于施加刺激的端口進行測量的。它可以發(fā)生在線路的任何地方，無論是雙導體還是單端。

差分 NEXT 和 FEXT 測量

注意：NEXT 值以分貝 (dB) 表示，并隨傳輸頻率而變化。NEXT 的更高 dB 意味著更少的干擾。

基于量化

• Power-sum-NEXT(PS-NEXT)：近端串擾的絕對或相對功率。PSNEXT 給出了所有相鄰線對的總串擾，并涉及測量與功率相關的所有線對到線對分組。

• Power-sum-FEXT (PS-FEXT)：遠端串擾的絕對或相對功率。

• Power-sum-equal-level-crosstalk (PS-ELFEXT)：?PS-NEXT 和 PS-FEXT 之和。

外星串擾

外來串擾非常復雜，不能通過相位抵消輕易消除。在這里，不同頻率的多個信號與受害信號混合在一起，當必須增加帶寬以獲得更快的響應時，情況會變得更糟。屏蔽不足以防止這種情況發(fā)生。 串擾也可以使用 TDR 來測量。有關更多詳細信息，請閱讀我們關于TDR 阻抗測量如何工作的文章。

S 參數(shù)

S 參數(shù)描述了 PCB 中互連的微波特性。每個 S 參數(shù)元素基本上是從互連的終端出來的正弦波與進入另一個互連的起始端的正弦波的比率。由于它們是正弦波的比率，因此每個元素（S31 和 S41）都是復雜的。標準阻抗始終為 50Ω。

S 參數(shù)用于串擾的基本分析。它們會自動檢測信號進入的端口和信號輸出的端口。確定線路中發(fā)生多少串擾以及受擾線路上的噪聲方向至關重要。由于這個事實，受害者線的兩端被單獨標記。S31 是離干擾源最近的受害線路端的噪聲，稱為近端串擾。S31反向傳播。遠端串擾是從受害者相對于干擾信號的最遠端口測量的。它向前傳播。

力克羅 VNA 結果。圖片來源：EDN

即使 S31 和 S41 測量由同一攻擊者引起的同一受害者的噪聲，它們的值也不同。此處可以通過 Le croy 信號完整性網絡分析儀顯示。

在這兩種情況下，垂直刻度均為 40db 滿量程，而左側的水平刻度為 1 GHz 滿量程，右側為 20 GHz。S31和S41的區(qū)別在這里可以很明顯的看出。我們還可以使用矢量網絡分析儀 (VNA) 探測 s 參數(shù)。要了解有關此的更多信息，請參閱使用矢量網絡分析儀進行 s 參數(shù)測量。

如何測量串擾？

串擾通常指定為出現(xiàn)在受擾線上的信號相對于干擾線的百分比。它也可以用低于驅動線路電平的 dB 表示。NEXT 隨傳輸頻率而變化，因為更高的頻率會產生更多的干擾。dB 值越高，受干擾的鏈路/通道接收到的串擾就越少。FEXT 是根據(jù)系統(tǒng)S 參數(shù)的串擾元素計算得出的。

串擾的公式由下式給出：

在哪里：

K 是一個常數(shù)，其值始終小于 1，取決于電路的上升時間和經歷串擾的走線長度。

H2 是平行走線高度的乘積。

D2 是跡線中心線之間的直接距離的乘積。

上式清楚地表明，可以通過減小 H 和最大化 D 來最小化串擾。

以 dB 為單位的串擾由下式給出：

?

其中，Vvictim是受害線上的電壓， Vaggressor是干擾線上的電壓。

影響串擾大小的因素

• 攻擊者線和受害者線之間的耦合程度

• 發(fā)生耦合的距離

• 使用的終止類型的有效性

差分對中如何引起串擾？

差分對中的串擾

每當微分系統(tǒng)中出現(xiàn)不平衡時，場就不再完全抵消，這導致它們與不平衡成比例地輻射。類似地，外部場可以在差分對中感應出幅度不相等且相位相反的電流，因此它們不再相互抵消。產生的電流稱為共模電流。與差模相比，共模串擾對系統(tǒng)性能的不利影響更大。

在頻率方面比較共模和差模串擾效應。圖片來源：英特爾

串擾的原因是什么？

電容和電感耦合：電容耦合是由于寄生電容，而電感耦合是由于互感。

• 傳播速度差異：可以通過走線長度匹配和傳播延遲匹配來避免。

• PCB 通孔：帶有短截線的 PCB 通孔會產生反射，從而產生振鈴，從而產生串擾。避免這種情況的一種方法是回鉆過孔。

• 增加的數(shù)據(jù)速率：隨著數(shù)據(jù)速率的增加，上升時間也會增加。根據(jù)法拉第定律，隨著上升時間的增加，串擾也會增加。減少此類信號之間的串擾的一種方法是增加跡線之間的間距。

• 電路板尺寸：隨著電路板尺寸的增加，走線長度也會增加，這些走線就像天線一樣。因此，盡可能縮短走線長度非常重要。

減少串擾的設計指南

在高頻板中串擾是不可避免的。我們能做的就是減輕它，讓它變得微不足道。以下是一些避免串擾的快速流行技術：

在走線之間保持足夠的間隔

在走線之間提供足夠的間隔（采用 3W 規(guī)則）。如果沒有保持足夠的分離，則會增加互電容 (Cm)。3W 規(guī)則將串擾降低了 70%。要實現(xiàn) 98% 的串擾減少，請選擇 10W。

使用實體參考平面

使用固體參考平面或返回路徑是為了吸收邊緣電場和磁場。因此，它們不能擴散開來并對其他信號產生噪聲。

利用隔離的傳輸線

串擾是由干擾跡線到受干擾跡線上引起的，因此很明顯，較高的干擾電壓會引起更多的串擾。因此，最好根據(jù)信號幅度對網絡組進行隔離。此策略可防止較大的電壓網絡 (3.3V) 影響較小的電壓網絡 (1.5V)。

實施背鉆過孔

通孔短截線會降低信號完整性，因此會增加串擾。這可以通過實施背鉆來減少。

減少并行跟蹤運行

較長的走線（超過 500 密耳）會增加互感，從而增加串擾。

采用正交路由

正交布線相鄰信號層，以盡量減少它們之間的電容耦合。

不要減少信號上升時間

減少的信號上升時間會增加串擾。

選擇差分對路由

緊密耦合的差分路由消除了串擾，因為來自干擾源的噪聲平等地耦合到差分對的兩個分支中，從而產生共模噪聲。差分對抑制有助于減少串擾的共模噪聲。

使用長度較短的跡線

在實際設計中，并不總是可以使用相互垂直的信號。那么盡可能短的走線長度是減少耦合機會的可行技術。

隔離高頻信號

像時鐘信號這樣的高頻信號應該與其他信號隔離，以減少串擾的可能性。

隔離異步信號

異步信號必須遠離高速信號。由于它們在正常電路操作中很少使用，我們可以將它們放置在電源線附近。

使用保護痕跡

保護走線用于控制傳輸線之間的電容串擾。應明智地使用此類走線，因為它們會使布線變得困難。

正確終止偶模和奇模傳輸

三電阻網絡（T 端接）可用于端接奇偶模式。

?

用于偶模和奇模傳輸?shù)?T 端接

串擾極限

確保整個系統(tǒng)串擾不超過 150mV。

串擾如何影響傳輸線參數(shù)？

傳輸線可以稱為雙導體系統(tǒng)，其中兩條獨立的走線影響信號通過它們的傳播。可以考慮兩種傳播模式：偶模式（線同相）和奇模式（線 180 度異相）。

在奇模傳輸中，兩條線路之間將存在相當大的電位差。這個電位差將增加等于互電容值的有效電容。

?

奇模傳輸期間的場線

由于兩條線路中的電流以相反的方向流動，因此總電感會減少互感 (Lm) 值。

?

奇模傳輸期間的電流

奇模的傳輸線阻抗由下式給出：

?

注意 Z 微分 = 2Zodd

奇模的傳輸線傳播延遲由下式給出：

?

在偶數(shù)模式傳輸中，兩條線路（受害者和攻擊者）將始終具有相等的潛力。這將通過互電容值降低有效電容。

?

偶模傳輸期間的場線

由于兩條線路中的電流沿相同方向流動，因此總電感會增加互感 (Lm) 值。

?

偶模傳輸期間的電流

偶模的傳輸線阻抗由下式給出：

?

偶模的傳輸線傳播延遲由下式給出：

?

不同傳輸線中的串擾

電容耦合電流沿順時針和逆時針方向傳播。正向電流突發(fā)偶然與入侵信號同時發(fā)生。因此，由于電容耦合導致的遠端串擾增加。反向電流反復回傳，使近端串擾的幅度相同，但持續(xù)時間較長。在這兩個方向上，電壓脈沖都是正的。

電感耦合電流順時針循環(huán)。正向和反向的現(xiàn)象與電容耦合相同，只是這里的電壓脈沖導致正向的遠端串擾是負的。

電容和電感耦合電流

在帶狀線中，信號線上方和下方的環(huán)境是均勻的。因此，來自兩個耦合的遠端串擾將相互抵消。但是，如果我們將微帶線作為傳輸線引入，情況就不匹配了。微帶上方有空氣，下方是電介質。介質的差異導致遠端串擾升高?；旧想娊橘|是電耦合的原因。因此，我們可以得出結論，在微帶傳輸線的情況下，我們可以減少電容耦合，但會增加遠端串擾。有關詳細信息，請閱讀微帶線和帶狀線有什么區(qū)別？

串擾不能在系統(tǒng)級減少。集成的建模和表征周期可用于減輕器件或封裝級別的串擾。如果控制不當，它可能會使您的電路板無法正常工作。即使 PCB 設計人員確保跡線之間的最小間隔，它可能還不足以解決相關問題。

?