PCB走線時(shí)串接電阻電路圖詳解

　　由于電信號(hào)在PCB上傳輸，我們?cè)?a target="_blank">PCB設(shè)計(jì)中，可以把PCB走線認(rèn)為是信號(hào)的通道。當(dāng)這個(gè)通道的深度和寬度發(fā)生變化時(shí)，特別是一些突變時(shí)，都會(huì)產(chǎn)生反射。此時(shí)，一部分信號(hào)繼續(xù)傳播，一部分信號(hào)就可能反射。而我們?cè)谠O(shè)計(jì)的過程中，一般都是控制PCB的寬度。所以，我們可以把信號(hào)走在PCB走線上，假想為河水流淌在河道里面。當(dāng)河道的寬度發(fā)生突變時(shí)，河水遇到阻力自然會(huì)發(fā)生反射、旋渦等現(xiàn)象。

　　同樣的，信號(hào)在PCB上走線當(dāng)遇到PCB的阻抗突變了，信號(hào)也會(huì)發(fā)生反射。

　　我們以光的反射類比信號(hào)的反射。光的反射，指光在傳播到不同物質(zhì)時(shí)，在分界面上改變傳播方向，返回原來物質(zhì)中的現(xiàn)象。光在碰到介質(zhì)界面時(shí)，其折射率和反射率由。光線在臨界面上的反射率僅與介質(zhì)的物理性能，光線的波長，以及入射角相關(guān)。

　　同樣的，信號(hào)/電磁波在傳輸過程中，一旦傳輸線瞬時(shí)阻抗發(fā)生變化，那么就將發(fā)生反射。信號(hào)的反射有一個(gè)參數(shù)叫作反射系數(shù)（ρ），計(jì)算公式如下：

　　式中，Z1為變化前的阻抗；Z2為變化后的阻抗。假設(shè)PCB線條的特性阻抗為50Ω，傳輸過程中遇到一個(gè)理想的100Ω的貼片電阻接地，那么反射系數(shù)運(yùn)用公式計(jì)算得到：

　　信號(hào)有1/3被反射回源端。反射系數(shù)ρ計(jì)算公式的推導(dǎo)過程，此處不展開。

　　信號(hào)沿傳輸線向前傳播時(shí)，每時(shí)每刻都會(huì)可能發(fā)生阻抗變化，如PCB走線寬度變化、PCB厚度變化、換層、電阻、電容、電感、過孔、PCB轉(zhuǎn)角、接插件、器件管腳；這個(gè)阻抗可能是傳輸線本身的，也可能是中途或末端其他元件的。對(duì)于信號(hào)來說，它不會(huì)區(qū)分到底是什么，信號(hào)是否反射，只會(huì)根據(jù)阻抗而變化。如果阻抗是恒定的，那么他就會(huì)正常向前傳播，只要阻抗發(fā)生了變化，不論是什么引起的，信號(hào)都會(huì)發(fā)生反射。

　　不管是COMS電路，還是SSTL電路，抑或是射頻電路，電路設(shè)計(jì)工程師希望整個(gè)傳輸鏈路阻抗都是一致的，最理想的情況就是源端、傳輸線和負(fù)載端都一樣。但實(shí)際總是事與愿違，因?yàn)榘l(fā)送端的芯片內(nèi)阻通常會(huì)比較小，而傳輸線的阻抗又是50Ω，這就造成了不匹配，使信號(hào)發(fā)生反射。這種情況在并行總線和低速信號(hào)電路中常常出現(xiàn)，而通常對(duì)于高速SerDes電路而言，芯片內(nèi)阻與差分傳輸線的阻抗是匹配的。

　　如果確實(shí)出現(xiàn)了阻抗不匹配，通常的做法是在芯片之外采用電阻端接匹配來實(shí)現(xiàn)阻抗一致性。常用的端接方式有源端端接、終端并聯(lián)端接、戴維寧端接、RC 端接、差分端接等。那端接電阻要使用幾顆？端接電阻怎么放置？阻值是選擇多大呢？

　　1、點(diǎn)對(duì)點(diǎn)拓?fù)浣Y(jié)構(gòu)

　　在介紹端接之前，先了解下電路的拓?fù)浣Y(jié)構(gòu)。電路的拓?fù)涫侵鸽娐分懈鱾€(gè)元件之間的連接關(guān)系。常見的電路拓?fù)浣Y(jié)構(gòu)包括點(diǎn)對(duì)點(diǎn)的拓?fù)?、星型拓?fù)?、T型拓?fù)?、菊花鏈拓?fù)涞?，最?jiǎn)單的拓?fù)渚褪屈c(diǎn)對(duì)點(diǎn)拓?fù)浣Y(jié)構(gòu)的連接設(shè)計(jì)。點(diǎn)對(duì)點(diǎn)設(shè)計(jì)也是最常見的電路拓?fù)湓O(shè)計(jì)，尤其是在高速電路中幾乎都是點(diǎn)對(duì)點(diǎn)的連接設(shè)計(jì)。

　　點(diǎn)對(duì)點(diǎn)雖然簡(jiǎn)單，但這種拓?fù)湓O(shè)計(jì)限制了帶負(fù)載的數(shù)量。點(diǎn)對(duì)點(diǎn)設(shè)計(jì)，由于驅(qū)動(dòng)端的內(nèi)部阻抗與傳輸線的阻抗常常不匹配，很容易就會(huì)形成信號(hào)反射，使信號(hào)失真。這就是一個(gè)信號(hào)完整性問題。

　　如下圖所示，是點(diǎn)對(duì)點(diǎn)的拓?fù)浣Y(jié)構(gòu)，由驅(qū)動(dòng)端、傳輸線和接收端組成。

　　▲點(diǎn)對(duì)點(diǎn)無端接拓?fù)浣Y(jié)構(gòu)

　　在這個(gè)電路拓?fù)渲?，其接收端的信?hào)波形，如下圖所示：

　　▲點(diǎn)對(duì)點(diǎn)無端接的信號(hào)波形 從波形上分析，信號(hào)在高電平時(shí)穩(wěn)定電壓在1.8V，但是最大值達(dá)到了2.619V，有819mV的過沖；最小值達(dá)到了-731mV，低于0V達(dá)到了731mV。這種情況在電路設(shè)計(jì)中需要盡量避免，因?yàn)檫@么大的過沖很容易損毀芯片，即使不損毀，也存在可靠性的問題。

　　所以，在設(shè)計(jì)中需要把過沖降低，盡量保證電壓幅值在電路可接受的范圍內(nèi)，如此案例盡量保證滿足1.8V+/-5%，這時(shí)就需要通過 端接電阻來改善信號(hào)質(zhì)量。

　　2、源端端接

　　源端端接設(shè)計(jì)也叫串聯(lián)端接設(shè)計(jì)，是一種常用的端接設(shè)計(jì)。端接方式是只在芯片端出來之后添加一顆端接電阻，盡量靠近輸出端。在此電路結(jié)構(gòu)中，關(guān)鍵的是加多大阻值的電阻，需要根據(jù)電路的實(shí)際情況進(jìn)行仿真或計(jì)算確認(rèn)。

　　計(jì)算的原則是源端阻抗Rs與所加端接電阻R0的值等于傳輸線的阻抗Z0。在前面的點(diǎn)對(duì)點(diǎn)拓?fù)浣Y(jié)構(gòu)中，加入端接電阻值為33Ω的R1，其電路拓?fù)浣Y(jié)構(gòu)，如下圖所示。

　　▲源端端接拓?fù)浣Y(jié)構(gòu) 此時(shí)在接收端獲得的信號(hào)波形，如下圖所示：

　　▲源端端接后的波形 使用源端端接后，原本的存在的過沖已經(jīng)基本消除，信號(hào)質(zhì)量得到極大的改善。在加入源端端接電阻之后，信號(hào)的上升沿變緩，上升時(shí)間變長。

　　源端端接在電路匹配時(shí)，可以使電路匹配得非常好，但并不是適合于每一種電路設(shè)計(jì)。源端端接有自身的一些特性，大致歸納如下：

　?。?）源端端接非常簡(jiǎn)單，只需要使用一顆電阻即可完成端接。

　?。?）當(dāng)驅(qū)動(dòng)端器件的輸出阻抗與傳輸線特性阻抗不匹配時(shí)，使用源端端接在開始就可以使阻抗匹配；當(dāng)電路不受終端阻抗影響時(shí)，非常適合使用源端端接；如果接收端存在反射現(xiàn)象，就不適合使用源端端接。

　?。?）適用于單一負(fù)載設(shè)計(jì)時(shí)的端接。

　?。?）當(dāng)電路信號(hào)頻率比較高時(shí)，或者信號(hào)上升時(shí)間比較短（特別是高頻時(shí)鐘信號(hào)）時(shí)，不適合使用源端端接。因?yàn)榧尤攵私与娮韬?，?huì)使電路的上升時(shí)間變長。

　?。?）合適的源端端接可以減少電磁干擾（EMI）輻射。

　　3、并聯(lián)端接

　　并聯(lián)端接即把端接電阻并聯(lián)在鏈路中，一般把端接電阻在靠近信號(hào)接收端的位置，并聯(lián)端接分為上拉電阻并聯(lián)端接和下拉電阻并聯(lián)端接。電路圖如下：

　　▲并聯(lián)端接拓?fù)浣Y(jié)構(gòu) 端接電阻值R0與傳輸線的阻抗一致。使用并聯(lián)端接后，其接收端的信號(hào)波形，如下圖所示：

　　▲并聯(lián)端接后的信號(hào)波形 從波形上分析，過沖基本被消除。上拉并聯(lián)端接的波形低電平有很明顯的上移，下拉并聯(lián)端接的波形高電平有很明顯的下移。不管是上拉并聯(lián)端接還是下拉并聯(lián)端接，信號(hào)波形的峰峰值都比使用源端端接時(shí)要小一些。

　　并聯(lián)端接放在接收端，所以能很好地消除反射，使用的元件也只有電阻。

　　從電路結(jié)構(gòu)就可以看出，即使電路保持在靜態(tài)情況，并聯(lián)端接依然會(huì)消耗電流，所以驅(qū)動(dòng)的電流需求比較大，很多時(shí)候驅(qū)動(dòng)端無法滿足并聯(lián)端接的設(shè)計(jì)，在特別是多負(fù)載時(shí)，驅(qū)動(dòng)端更加難以滿足并聯(lián)端接需要消耗的電流。所以，一般并聯(lián)端接不用于TTL和COMS電路。同時(shí)，由于幅值被降低，所以噪聲容限也被降低了。

　　4、戴維寧端接

　　戴維寧端接就是使用兩顆電阻組成分壓電路，即用上拉電阻R1和下拉電阻R2構(gòu)成端接，通過R1和R2吸收反射能量。戴維寧端接的等效電阻必須等于走線的特性阻抗。電路拓?fù)浣Y(jié)構(gòu)，如下圖所示：

　　▲戴維寧端接拓?fù)浣Y(jié)構(gòu) 使用戴維寧端接后，其接收端的信號(hào)波形，如下圖所示：

　　▲戴維寧端接后的信號(hào)波形 從上述信號(hào)波形分析，戴維寧端接匹配的效果也非常好，也基本能消除過沖的影響。

　　戴維寧端接方式，由于一直存在直流功耗，所以對(duì)電源的功耗要求比較多，也會(huì)降低源端的驅(qū)動(dòng)能力。從信號(hào)接收端的波形可以看出，戴維寧端接的幅度降低了，所以噪聲容限也被降低。同時(shí)，戴維寧端接需要使用兩顆分壓電阻，電阻的選型也相對(duì)比較麻煩，使很多電路設(shè)計(jì)工程師在使用這類端接時(shí)總是非常謹(jǐn)慎。

　　DDR2和DDR3的數(shù)據(jù)和數(shù)據(jù)選通信號(hào)網(wǎng)絡(luò)的ODT端接電路就采用了戴維寧端接。

　　5、RC端接

　　RC端接在并聯(lián)下拉端接的電阻下面增加一顆電容，并下拉到地，所以RC端接是由一顆電阻和一顆電容組成的端接。RC端接也可以看作是一種并聯(lián)端接。電阻值的大小等于傳輸線的阻抗，電容值通常取值比較小。RC端接電路的拓?fù)?，如下圖所示：

　　▲RC端接拓?fù)浣Y(jié)構(gòu) 使用RC端接后，其接收端的信號(hào)波形，如下圖所示：

　　▲RC端接后的信號(hào)波形

從接收端的波形分析，RC端接也使過沖基本被消除了。RC端接能非常好的消除源端帶來的反射影響，但是RC電路也有可能導(dǎo)致新的反射。由于RC端接電路中有電容存在，所以電路靜態(tài)時(shí)的直流功耗非常小。

　　信號(hào)波形的低電平電壓提升了很多，所以RC端接后電路的噪聲容限被降低。RC端接后，由于引入了RC延時(shí)電路，所以信號(hào)波形邊沿也明顯的變緩慢，其變化程度與RC端接的電阻值和電容值有直接關(guān)系。所以，RC端接并不適合非常高速的信號(hào)及時(shí)鐘電路的端接。同時(shí)，RC端接方式需要使用電阻和電容兩顆器件。

　　從上面分析的幾種電阻端接類型來看，基本都能達(dá)到電路匹配端接的效果，使信號(hào)在傳遞過程中保持信號(hào)不失真，即滿足信號(hào)完整性的設(shè)計(jì)要求。對(duì)于電子產(chǎn)品設(shè)計(jì)而言，這是一個(gè)系統(tǒng)工程，其中涉及各個(gè)方面，包括信號(hào)完整性設(shè)計(jì)與電源完整性，也包括電磁兼容性、電路可靠性、可加工性、成本等。那么，在使用電阻端接來解決反射問題時(shí)，也要考慮到這些方面的原因。在實(shí)際項(xiàng)目的應(yīng)用中，就需要根據(jù)項(xiàng)目工程的應(yīng)用選擇電阻端接的類型。

　　總而言之，從電氣性能的角度來講，電阻端接匹配不僅僅可以改善信號(hào)質(zhì)量，還可以用于控制信號(hào)邊沿變化的速率，即控制信號(hào)的上升時(shí)間；也可以改變信號(hào)電平的類型，即起到轉(zhuǎn)換的作用。

　　編輯：黃飛