電子發(fā)燒友App
基于AHB接口的高性能LCD控制器IP設(shè)計(jì)
本文將說明高性能LCD控制器IP的模塊化設(shè)計(jì)概念(如圖一)。FTLCDC200 通過SDRAM控制器跟SoC內(nèi)部總線通信，控制器把圖像數(shù)據(jù)從SDRAM讀到TFT顯示屏。CPU來控制整個(gè)系統(tǒng)的初始化與數(shù)據(jù)的流向，包括每個(gè)控制器內(nèi)部的配置寄存器、更新SDRAM中幀緩存區(qū)的內(nèi)容。通過傳遞輔助端口輸出的數(shù)據(jù)流，這套系統(tǒng)還可以為電視相關(guān)的終端提供視頻信號(hào)，這需要另外搭配TV 編碼器與三通道視頻DAC才能實(shí)現(xiàn)與TV的連接。
AHB 接口模塊的設(shè)計(jì)概念
AHB 接口可以分為兩個(gè)部分：一個(gè)是AHB 從接口，另一個(gè)是AHB 主接口。AHB 從 接口連接FTLCD200和AMBA AHB總線，并且允許系統(tǒng)中的AHB主接口的讀寫訪問，此時(shí)AHB只能進(jìn)行OK的響應(yīng)和字（WORD）位寬的傳輸。AHB 主接口可以把幀緩沖區(qū)中的圖像數(shù)據(jù)取出后放入到LCD控制器的FIFO中。AHB接口可以處理長度不確定的字符串，也能夠在處理出錯(cuò)的時(shí)候發(fā)出主接口出錯(cuò)斷言。當(dāng)一個(gè)重試的應(yīng)答收到后，第二次操作將開始被處理。
FIFO控制器和FIFO模塊的設(shè)計(jì)概念
數(shù)據(jù)被AHB主接口從外都存儲(chǔ)器讀取后會(huì)被放入FIFO。除了YCbCr420模式下，其他模式都只需要一個(gè)控制器/FIFO。Y、Cb、Cr需要有三個(gè)單獨(dú)的通道，因?yàn)槊恳粋€(gè)會(huì)放于不同的存儲(chǔ)單元。FIFO為32-bit位寬，深度則是可配置的。FIFO的輸入端連接在AHB 主接口的輸出端；FIFO的輸出端則被連接到了像素?cái)?shù)據(jù)解包控制器。如果總線不能提供給像素流足夠的帶寬，那么一些圖像就會(huì)出現(xiàn)失真現(xiàn)象。因此，F(xiàn)IFO控制器會(huì)提供一個(gè)稱為“欠運(yùn)行中斷”的信號(hào)，來通知微控制器解決總線阻塞的問題。
圖1 FTLCDC200的模組化方塊圖
像素?cái)?shù)據(jù)解包
存儲(chǔ)在FIFO中的數(shù)據(jù)都是32-bit，但可以按照不同的格式打包，如24位、16位、8位、4位、2位和1位，這取決于像素格式的設(shè)定。當(dāng)處于YCbCr420 和YcbCr422模式，像素格式是預(yù)先設(shè)定的且不能修改。根據(jù)操作模式，像素?cái)?shù)據(jù)可以被用來對(duì)調(diào)色板RAM區(qū)進(jìn)行尋址，或者構(gòu)成初始的色彩值而被直接應(yīng)用到LCD的面板上。下面的表格有一個(gè)例子來描述數(shù)據(jù)包的格式。FLCD200 提供了1位, 2位, 4位, 8位, 16位, 和24位BPP(每像素比特?cái)?shù))，并且支持以下幾種格式：大端（也稱為大尾）字節(jié)和大端像素、小端（也稱為小尾）字節(jié)和大端像素、小端字節(jié)和小端像素。
數(shù)據(jù)模式
一、 原始的RGB模式
這種模式下有兩個(gè)類型：16bpp和24bpp，每一種都適用于初始數(shù)據(jù)RGB模式。數(shù)據(jù)流不需要任何處理，但必須根據(jù)不同的LCD面板的分辨率進(jìn)行排序。
二、 YCbCr422模式
該模式中只允許16bpp。
三、 YCbCr420模式
該模式中只允許8bpp。Y，Cb，Cr每個(gè)分量都被放到單獨(dú)的存儲(chǔ)單元中。這三個(gè)圖像幀緩沖區(qū)的基地址在寄存器中都可以單獨(dú)配置。當(dāng)YCbCr420數(shù)據(jù)從各自的FIFO中被讀出后，必須在行數(shù)據(jù)消失之前生成色度值。行緩沖器里面存儲(chǔ)著以前的數(shù)據(jù)，經(jīng)過垂直插值后，可以得到缺失的色度值。這樣就可以把YCbCr420轉(zhuǎn)換成YCbCr422，然后輸出數(shù)據(jù)流，進(jìn)行下一步的處理。
四、 RGB調(diào)色板模式
為了加強(qiáng)應(yīng)用的靈活性，本控制器提供了“重新映射”的操作模式。該技術(shù)可以讓我們能夠在色彩的豐富度和存儲(chǔ)器帶寬兩個(gè)選擇之間進(jìn)行切換。有四種類型可以選擇：8、4、2、1bpp。調(diào)色板存儲(chǔ)器里面存儲(chǔ)著一個(gè)查找表，用來重新生成所需要的RGB各個(gè)分量。因?yàn)槲锢砩纤娜萘繛?28x32位，因此調(diào)色板存儲(chǔ)器最多可以保留256x16位的色彩值。從輸入FIFO而來的像素?cái)?shù)據(jù)被用來對(duì)一個(gè)獨(dú)立的調(diào)色板單元進(jìn)行尋址。1位像素?cái)?shù)據(jù)可以尋址到最前端的兩個(gè)存儲(chǔ)空間，2位的像素?cái)?shù)據(jù)可以尋址最前端的4個(gè)存儲(chǔ)空間，4位的可以尋到最前端的16個(gè)存儲(chǔ)空間。8位的可以尋遍整個(gè)256個(gè)存儲(chǔ)空間。在16位和24位的模式下調(diào)色板存儲(chǔ)器不被使用，通過配置可以把它去除以減小硬件開銷。
Scalar模塊的設(shè)計(jì)概念
圖2為Scalar 模塊的方塊圖，以下就其各個(gè)子模塊作介紹， 這里的設(shè)計(jì)特點(diǎn)在只是用了(1024+2048)x24大小的行緩沖區(qū), 大幅減小了IP的面積。
圖2 Scalar 模塊
一、 濾波器
這是個(gè)128抽頭的濾波器，使用線性插值算法來對(duì)水平方向的像素?cái)?shù)據(jù)進(jìn)行第一步的縮小操作，系數(shù)可選：1/2,1/3,1/4……. ,1/128。
二、 1024x24 行緩沖區(qū)
該行緩沖區(qū)來存儲(chǔ)被濾波器處理過的一行數(shù)據(jù)。
三、 1024x24 行緩沖區(qū)控制器
該控制器控制著緩沖區(qū)數(shù)據(jù)的訪問。緩沖區(qū)中被讀出的數(shù)據(jù)會(huì)反饋到輸入端口，跟第二行的像素?cái)?shù)據(jù)進(jìn)行線性插值，也就是垂直插值的處理。
四、 2048x24 行緩沖區(qū)
這個(gè)行緩沖區(qū)是一個(gè)乒乓結(jié)構(gòu)的存儲(chǔ)器，它由兩個(gè)1024x24位的單端口SRAM組成。因?yàn)槲覀兎糯蟮奶幚硎腔陔p線性算法，所以垂直放大系數(shù)被限制在2，乒乓結(jié)構(gòu)可以提供同時(shí)進(jìn)行讀/寫操作的機(jī)制，使得我們能夠把行緩沖區(qū)存儲(chǔ)器的大小壓縮到僅僅一行像素?cái)?shù)據(jù)的規(guī)模。
五、 2048x24 行緩沖區(qū)控制器
該控制器提供必需的地址線和控制信號(hào)給乒乓結(jié)構(gòu)的行緩沖區(qū)，以確保RGB像素?cái)?shù)據(jù)能夠同時(shí)正確的被寫入和讀出。除了這個(gè)基本的控制功能以外，它也提供了一個(gè)可靠的外部LCD控制器訪問接口。
六、 垂直Scalar濾波器
該垂直Scalar濾波器是2抽頭，它執(zhí)行一個(gè)“加-乘”混合計(jì)算(y[n] = a * x[n] + (1-a) * x[n-1])。x[n]是當(dāng)前行的像素?cái)?shù)據(jù)，x[n-1]是上一行的像素?cái)?shù)據(jù)，y[n]是濾波器的輸出。a和(1-a)都是濾波器因子。由于R/G/B各數(shù)據(jù)是獨(dú)立進(jìn)行處理的，所以每一種色彩像素?cái)?shù)據(jù)處理需要兩個(gè)8x9位的乘法器和一個(gè)17位的加法器。
七、 垂直Scalar系數(shù)產(chǎn)生器
該發(fā)生器分為放大系數(shù)產(chǎn)生器和縮小系數(shù)產(chǎn)生器。他們都會(huì)產(chǎn)生一個(gè)9位的系數(shù)，MSB代表整數(shù)部分，其余的都是小數(shù)部分。這個(gè)系數(shù)為輸入圖像垂直分辨率和輸出圖像垂直分辨率的比值。
八、 Scalar數(shù)據(jù)FIFO
該數(shù)據(jù)FIFO的存儲(chǔ)深度為8，垂直縮放模塊輸入數(shù)據(jù)到FIFO，水平縮放模塊讀出數(shù)據(jù)用來處理后續(xù)的水平像素?cái)?shù)據(jù)。
九、 水平Scalar濾波器
該濾波器也是2抽頭，它執(zhí)行一個(gè)“加-乘”混合計(jì)算(y[n] = a * x[n] + (1-a) * x[n-1])，x[n]是當(dāng)前的像素?cái)?shù)據(jù)，x[n-1]是上一個(gè)的像素?cái)?shù)據(jù)，y[n]是濾波器的輸出。a和(1-a)都是濾波器因子。由于R/G/B各數(shù)據(jù)是獨(dú)立進(jìn)行處理的，所以每一種色彩像素?cái)?shù)據(jù)處理需要兩個(gè)8x9位的乘法器和一個(gè)17位的加法器。
十、 水平Scalar系數(shù)發(fā)生器
該發(fā)生器分為放大系數(shù)產(chǎn)生器和縮小系數(shù)產(chǎn)生器。他們都會(huì)產(chǎn)生一個(gè)9位的系數(shù)，MSB代表整數(shù)部分，其余的都是小數(shù)部分。這個(gè)系數(shù)為輸入圖像水平分辨率和輸出圖像水平分辨率的比值。
Scalar的up scaling階段能夠任意的定量在1x1 和 2x2之間，也就是它scale up功能可以達(dá)到如1.5x1.8等。Scaling down分成兩級(jí)，第一級(jí)可以按比例縮減1/2*1/2, 1/4*1/4, 1/8*1/8, 1/16*1/16, 1/32*1/32, 1/64*1/64或1/128*1/128；而第二級(jí)可以從1*1~1/2*1/2做任意比例的縮減動(dòng)作，也就是第二級(jí)可以有小數(shù)點(diǎn)，不過最低只能到1/2*1/2。因此，可以由第一級(jí)+第二級(jí)來搭配產(chǎn)生所想要的縮減比例。
例如：1/2.5 * 1/4 => 第一級(jí)做1/2*1/2，然后第二級(jí)做4/5*1/2 就可以達(dá)到你所想要的scaling ratio。有關(guān)第二級(jí)scale down給個(gè)Scal_ver_num /Scal_hor_num的例子, 如果我們想要scale由 100x200 down to 90x160.
Scal_ver_num = [mod((ver_no_in+1)/ver_no_out)]x256/ver_no_out
Scal_hor_num = [mod((hor_no_in+1)/hor_no_out)]x256/hor_no_out
Scal_ver_num = mod[ (100) / 90 ] x 256 / 90 = 28.44 --> 28
Scal_hor_num = mod[ (200) / 160 ] x 256 / 90 = 113.77 --> 114
中斷控制器
該控制器有四個(gè)內(nèi)部中斷源，AHB Master出錯(cuò)中斷、FIFO欠載中斷、垂直同步中斷和幀基地址改變中斷，這幾個(gè)中斷信號(hào)經(jīng)過組合形成一個(gè)全局中斷信號(hào)，只要這四個(gè)中斷源中的任意一個(gè)出現(xiàn)中斷，全局中斷信號(hào)就會(huì)出現(xiàn)斷言。這四個(gè)中斷源可以通過寄存器的修改來開啟和關(guān)閉
STN面板控制信號(hào)
以下是LCD控制器和STN面板的接口信號(hào)
* LC_DATA[7:0]：LCD數(shù)據(jù)總線，發(fā)送給STN面板上面需要被顯示的像素?cái)?shù)據(jù)。根據(jù)STN所選擇的模式，數(shù)據(jù)直接加載到該總線上
* LC_VS(FLM)：LCD的幀同步信號(hào)，表明了一個(gè)新的幀的開始。在一幀的最后一個(gè)行脈沖結(jié)束后，F(xiàn)LM 變?yōu)橛行Р⒁恢北３值较乱恍忻}沖，F(xiàn)LM才撤銷斷言，并保持無效直到下一幀。FLM是高電平有效還是低電平有效是可以通過軟件配置的。
* LC_HS(LP)：LCD的行同步信號(hào)，被用來鎖存STN面板上的行數(shù)據(jù)。LP是高電平有效還是低電平有效是可以通過軟件配置的。
* LC_DE(ACD)：LCD數(shù)據(jù)使能信號(hào)。該信號(hào)可以配置成每一幀切換或者每隔N行切換。
* LC_PCLK：LCD輸出的移位時(shí)鐘，是讓STN面板用來同步LCD輸出的數(shù)據(jù)。LC_PCLK是高電平有效還是低電平有效是可以通過軟件配置的。
STN面板的接口時(shí)序
LCD控制器通過LCD的數(shù)據(jù)總線持續(xù)的傳送像素?cái)?shù)據(jù)到LCD面板?？偩€的時(shí)序由LC_PCLK、LC_HS、LC_VS組成。LC_PCLK信號(hào)把像素?cái)?shù)據(jù)打入到LCD面板內(nèi)部的移位寄存器。LC_HS指示每一行的開始，LC_VS則指示幀的第一行的開始。本LCD控制器可以支持絕大部分的單色LCD屏。圖3解釋了1位、2位、4位、8位LCD數(shù)據(jù)總線的接口時(shí)序。LC_HS信號(hào)再加上LC_VS信號(hào)表明了當(dāng)前幀第一行的結(jié)束。在真實(shí)顯示行中插入啞元行可以調(diào)節(jié)幀率。用戶可以自己配置啞元行的數(shù)量。
圖3 STN在8位, 4位, 2位以及1位數(shù)據(jù)寬度的接口時(shí)序。
LCD屏的寬度(PL)和高度(LF)寄存器里面定義了LCD面板的尺寸。LCD控制器將會(huì)以“LCD屏開始地址寄存器”（LCDImage0FrameBase）中的值為首地址來掃描顯存，因此，被打上影音的區(qū)域?qū)?huì)最終顯示在LCD面板上。
LCD虛擬頁面寬度參數(shù)指定了最大顯示頁面寬度。通過修改LCDImage0FrameBase，可以使得真實(shí)顯示的窗口大小和位置在虛擬頁面邊界的范圍內(nèi)變化。然后，對(duì)于編程人員來說，在軟件設(shè)置定義顯存掃描起地址的時(shí)候，是不能超多虛擬頁面的高度和寬度，否則，屏幕上可能會(huì)有一些意想不到的景象。
這個(gè)IP在LCD屏的接口上還比一般的LCD控制器多了對(duì)串口RGB屏的支持，我們?cè)?a href="http://www.ttokpm.com/soft/data/30-91/" target="_blank">FPGA開發(fā)板上就是使用AUO A036QN01串口RGB屏來驗(yàn)證。A036QN01的規(guī)格書上沒有Dummy data（LCD Serial panel pixel Parameters: offset=0200H)，但我們的design是有dummy data跟沒有dummy data的可以支持的。
IP內(nèi)部的接口時(shí)鐘關(guān)系
以上就這個(gè)IP的原理與子模塊作了充分的說明, 再接著介紹IP內(nèi)部的接口時(shí)鐘關(guān)系。
FTLCDC200包含了三個(gè)時(shí)鐘域分別為HCLK, LC_SCALER_CLK以及LC_CLK。HCLK時(shí)鐘使用于AHB接口而且這個(gè)時(shí)鐘與AHB接口是一致的。AHB必須為SoC上的LCD控制器提供足夠的帶寬用以由幀緩存區(qū)捕獲足夠的數(shù)據(jù)。
LC_SCALER_CLK提供時(shí)鐘給scaler模塊同時(shí)對(duì)scaler模塊也要足夠快來處理數(shù)據(jù)。LC_CLK用于產(chǎn)生像素時(shí)鐘。像素時(shí)鐘(LC_PCLK是由LC_CLK產(chǎn)生并且除以1, 2, 3等等。
此外, 這三個(gè)時(shí)鐘域必須按照下面的兩個(gè)原則才能運(yùn)行順暢:
? 1. HCLK ≥ LC_SCALER_CLK ≥ LC_CLK (頻率)
? 2. LC_SCALER ≥ HCLK/16 (頻率)
LC_CLK的頻率變化依靠LCD屏的選擇與使用。使用這個(gè)IP在頻率上必須根據(jù)所選用的LCD屏的規(guī)格，下面兩個(gè)例子介紹選擇時(shí)鐘頻率的方法
范例1.
假設(shè)輸入的分辨率是640x480, 每個(gè)在幀緩存區(qū)內(nèi)的像素是16-bpp, AHB總線的帶寬是32 bits, LCD屏的分辨率是320x240而顯示的幀刷新率是30幀每秒。
在這個(gè)范例, scaling-down功能必須打開并且操作在1/2x1/2的步驟。
HCLK必須大于640x480 (輸入的分辨率) x 16 (bpp) x 30 (幀刷新率)/32 (總線帶寬) = 4.6 MHz
LC_SCALER_CLK必須大于640x480 (最大的 {輸入的分辨率, 輸出的分辨率}) x 30 (幀刷新率) = 9.2 MHz
LC_CLK必須大于320x240 (輸出的分辨率) x 30 (幀刷新率) x 1.2 (門廊的空白) = 2.8MHz
因此, 針對(duì)這個(gè)范例, 使用者能選擇以下的兩個(gè)條件
HCLK ≥ LC_SCALER_CLK ≥ 9.2 MHz
LC_CLK ≥ 2.8 MHz
范例2.
假設(shè)輸入的分辨率是640x480, 每個(gè)在幀緩存區(qū)內(nèi)的像素是16-bpp, AHB總線的帶寬是32 bits, LCD屏的分辨率是1280x960而顯示的幀刷新率是30幀每秒。
在這個(gè)范例, scaling-down功能必須打開并且操作在2x2的步驟。
HCLK必須大于640x480 (輸入的分辨率) x 16 (bpp) x 30 (幀刷新率)/32 (總線帶寬) = 4.6 MHz
LC_SCALER_CLK必須大于1280x960 (最大的{輸入的分辨率, 輸出的分辨率}) x 30(幀刷新率) = 36.8 MHz
LC_CLK必須大于1280x960 (輸出的分辨率) x 30 (幀刷新率) x 1.2 (門廊的空白) = 44.2 MHz
因此, 針對(duì)這個(gè)范例, 使用者能選擇以下的條件
HCLK ≥ LC_SCALER_CLK ≥ LC_CLK ≥ 44.2 MHz
在我們的FPGA上驗(yàn)證配置FTLCDC200以顯示圖象的參數(shù)條件如下
FTLCDC200 ngo 以45 MHz的綜合條件來產(chǎn)生。
HCLK = 40 MHz
LC_CLK = 24 MHz
LC_SCALER_CLK = 24 MHz
如果有影像失真, 一般來說都是LC_CLK太快而違反了綜合的條件，放慢LC_CLK的時(shí)鐘就能解決問題。如果客戶使用的LCD 屏最慢的時(shí)鐘頻率是21MHz (46.5 ns) ，然而, LC_CLK是24 MHz 以及 divNo配置為 3所以最終LC_CLK 輸入LCD屏的時(shí)鐘頻率大約是8MHz, 這跟LCD屏的規(guī)格是不符的。
作者：汪子凌，陳宏銘
技術(shù)咨詢部
工商網(wǎng)監(jiān)
評(píng)論