電子發(fā)燒友App
上電復(fù)位(POR)的任務(wù)之一是確保電源剛被打開(kāi)時(shí)，處理器從一個(gè)已知的地址開(kāi)始運(yùn)行。為此，POR邏輯輸出在處理器電源剛被打開(kāi)時(shí)將處理器鎖定在復(fù)位態(tài)。POR的第二個(gè)任務(wù)是，在以下三件事情完成以前，阻止處理器從已知地址開(kāi)始運(yùn)行：系統(tǒng)電源已穩(wěn)定在適當(dāng)?shù)乃?；處理器?a href="http://ttokpm.com/tags/時(shí)鐘/" target="_blank">時(shí)鐘已經(jīng)建立；以及內(nèi)部寄存器已經(jīng)正確裝載。POR完成這第二個(gè)任務(wù)的手段是片上定時(shí)器，它繼續(xù)在一個(gè)預(yù)定的時(shí)間間隔內(nèi)保持處理器處于復(fù)位態(tài)。這個(gè)定時(shí)器在處理器電源到達(dá)規(guī)定的電壓門限后觸發(fā)，設(shè)定時(shí)間走完后，定時(shí)器終止，并促使POR輸出變?yōu)闊o(wú)效，處理器脫離復(fù)位態(tài)并開(kāi)始運(yùn)行(圖1)。處理器的數(shù)據(jù)手冊(cè)會(huì)給出所需要的定時(shí)器延遲間隔。順便提一下，這個(gè)定時(shí)器正是POR和一般電壓監(jiān)測(cè)器的區(qū)別所在，后者也能以一定的電壓門限監(jiān)視電壓，但不具備定時(shí)功能。
圖1. POR保持處理器處于復(fù)位狀態(tài)，直到電源電壓超過(guò)POR門限，并且經(jīng)過(guò)了一個(gè)規(guī)定延時(shí)。
POR良好的抗噪聲干擾能力在監(jiān)視處理器時(shí)也是必需的，這也是它和電壓監(jiān)視器的不同之處。當(dāng)有一個(gè)小而快的干擾出現(xiàn)在電源上時(shí)POR不應(yīng)發(fā)出復(fù)位，因?yàn)檫@種干擾并不會(huì)影響處理器的工作。但是，比較長(zhǎng)的小干擾和短的或長(zhǎng)的大幅度干擾都會(huì)給處理器造成問(wèn)題。因此，最好的方法是采用一種POR，它可以同時(shí)監(jiān)視進(jìn)入電源電壓的干擾的幅度和持續(xù)時(shí)間，并以此來(lái)決定是否發(fā)出復(fù)位。最終目標(biāo)是真實(shí)反映處理器自身的行為，只在需要的時(shí)候發(fā)出復(fù)位，而在處理器正常工作的時(shí)候不應(yīng)該去復(fù)位它。圖2是一條摘自MAX6381/MAX6382數(shù)據(jù)手冊(cè)的曲線，它描述了能夠觸發(fā)復(fù)位的電源電壓上的干擾幅度/間隔。這條曲線說(shuō)明，MAX6381/MAX6382在監(jiān)視到電源電壓低于規(guī)定門限100mV的持續(xù)時(shí)間至少到10ms才會(huì)觸發(fā)復(fù)位。
圖2. POR是否產(chǎn)生復(fù)位與干擾的幅度和持續(xù)時(shí)間有關(guān)。
一旦電源電壓回到門限以上，POR定時(shí)器只在一個(gè)預(yù)定的間隔之后才會(huì)撤消復(fù)位信號(hào)。
有些處理器提供雙向復(fù)位引腳―不僅可以通過(guò)該引腳接收復(fù)位信號(hào)，并且還可以通過(guò)它發(fā)送復(fù)位。粗看起來(lái)，一個(gè)具有開(kāi)漏輸出的POR似乎可以滿足這種條件。然而，還有其他問(wèn)題，因?yàn)樘幚砥鞅仨毚_定是它自己，還是外部器件發(fā)出的復(fù)位。有必要采用一個(gè)專為此條件配置的POR(參見(jiàn)MAX6314數(shù)據(jù)手冊(cè))。
確定POR門限電壓―單電源處理器
如何確定正確的POR門限電平，以及對(duì)于該電平精度的要求，常常沒(méi)有被正確地認(rèn)識(shí)。為了使設(shè)計(jì)者對(duì)于這項(xiàng)任務(wù)的細(xì)節(jié)有一個(gè)更清晰的了解，我們以一個(gè)處理器為例來(lái)說(shuō)明這個(gè)問(wèn)題，假定該處理器保證正確工作于3.3V ±0.3V電源―更明確地講，也就是從3.00V到3.60V。在選擇電壓門限時(shí)，設(shè)計(jì)者應(yīng)遵循下面兩種策略之一。策略之一是確保3.3V電源有足夠的準(zhǔn)確度，為此可以選擇一個(gè)POR，它的門限加容差完全位于±0.3V范圍以內(nèi)。在此情況下，POR門限位于電源范圍的低端(±3%)和處理器允許電壓范圍的低端之間(圖3a)?；诖瞬呗?，POR在電源電壓處于容差以內(nèi)的時(shí)候不會(huì)發(fā)出復(fù)位。但是，當(dāng)電源電壓跌落到容差以下，而仍然維持在處理器保證正確工作的范圍以內(nèi)時(shí)，POR就會(huì)發(fā)出復(fù)位信號(hào)。這樣可以確保在處理器發(fā)生錯(cuò)誤操作之前(因電壓跌落到保證工作范圍以下)發(fā)出復(fù)位。
圖3. 當(dāng)電源電壓低于規(guī)定的電壓范圍而高于處理器的允許電壓范圍的底線時(shí)，為了確保處理器復(fù)位，可按圖3a選擇POR門限。然而，選擇一個(gè)門限電壓低于處理器允許范圍的POR (圖3b)，則只要電源電壓在此范圍內(nèi)就不會(huì)觸發(fā)復(fù)位，并允許采用一個(gè)更粗容差的電源。
根據(jù)這個(gè)策略，合適的POR選擇之一是MAX6381中的一個(gè)型號(hào)，這個(gè)型號(hào)在整個(gè)溫度范圍內(nèi)具有3.00V至3.15V的門限范圍(圖3a)。采用了這種POR，一旦電源跌落到其規(guī)定電壓范圍以下，處理器就會(huì)復(fù)位，而此時(shí)的電源尚未跌落到處理器的規(guī)定電壓范圍以下。另外，由于門限范圍的上限為3.15V，當(dāng)電源位于其允許范圍以內(nèi)時(shí)不會(huì)發(fā)生復(fù)位。然而，將電源接入處理器時(shí)，由于連接器和電路板走線上的電壓降，可能會(huì)使處理器上的電壓降到3.15V以下。這種情況下，盡管電源電壓仍在規(guī)定范圍以內(nèi)，復(fù)位仍有可能發(fā)生。這時(shí)，就有必要選用容差更小的電源或容差更小的POR門限，或兩者兼之。
這種設(shè)計(jì)方法對(duì)于電源上的干擾或噪聲更為敏感，因?yàn)殡娫措妷嚎赡軙?huì)非常接近于POR門限(取決于POR門限和電源電壓分別位于它們的容差范圍內(nèi)的位置)。因此，該方法適用于干擾和噪聲很小，且電源容差小的系統(tǒng)。
有些設(shè)計(jì)者在選擇POR門限時(shí)會(huì)采納第二種不同的策略。他們采用門限低于處理器保證工作電壓(本例中為3.00V)的POR。這就允許處理器工作于允許范圍以內(nèi)的任何電壓下，而不會(huì)遭遇復(fù)位。它還允許更寬松的電源容差。這些設(shè)計(jì)者輕松地假定，在上電期間，電源會(huì)連續(xù)地上升到POR門限以上，并穩(wěn)定在規(guī)定范圍內(nèi)的電壓上(本例中為3.20V至3.40V)。并且預(yù)期這些會(huì)在POR定時(shí)器遠(yuǎn)未計(jì)滿之前就早早發(fā)生。很多時(shí)候，設(shè)計(jì)者利用有些電源提供的power-OK信號(hào)來(lái)確定電源是否工作于規(guī)定范圍以內(nèi)。
這些設(shè)計(jì)者沒(méi)有考慮電網(wǎng)欠壓情況的影響。如果發(fā)生電網(wǎng)欠壓，處理器可能會(huì)工作在一個(gè)低于其最低保證工作電壓的電源下，但暫時(shí)仍然在POR門限以上(低于它POR就會(huì)發(fā)出復(fù)位)。當(dāng)在這樣的電源電壓范圍內(nèi)工作時(shí)，處理器可能會(huì)發(fā)生錯(cuò)誤操作。
不同于在處理器允許的電源電壓范圍內(nèi)選擇的門限，第二種方法更適合于那些可能存在較大干擾和噪聲的系統(tǒng)。因?yàn)镻OR門限和電源電壓分開(kāi)的比較遠(yuǎn)。正如前面已提到的，這種方法也允許更寬的電源容差。MAX6381中整個(gè)溫度范圍內(nèi)門限范圍在2.85V至3.0V的型號(hào)可用于此種設(shè)計(jì)，因?yàn)殚T限低于處理器允許電壓范圍的底線(圖3b)。此時(shí)還可以使用一個(gè)比圖3中容差更寬的電源。
有時(shí)候，設(shè)計(jì)者會(huì)將電源的額定電壓設(shè)置在靠近處理器允許范圍的底線處，目的是降低功率消耗。這種做法很有效，因?yàn)楣β氏恼扔陔娫措妷旱钠椒?。假定處理器允許電壓范圍為3.0V至3.6V，3.15V ±2%的電源是可取的，如果在連接電源到處理器的通路上，在連接器和導(dǎo)線上沒(méi)有顯著的電壓降的話。如果噪聲電平足夠低，不會(huì)引起錯(cuò)誤觸發(fā)的話，門限電壓在2.85V至3.0V范圍的MAX6381 POR是一個(gè)合適的選擇。
確定POR門限電壓―雙電源處理器
除了3.3V電源，如果處理器還需要另一路電源(例如一個(gè)1.8V核電源)，這種設(shè)計(jì)可能就需要能夠監(jiān)視兩路電壓的POR了。這種類型的POR只有在兩路電源都超過(guò)了POR的兩個(gè)對(duì)應(yīng)的門限，并且規(guī)定的延時(shí)周期已經(jīng)過(guò)去以后才會(huì)撤消復(fù)位?？赏瑫r(shí)監(jiān)視兩路、三路和四路電壓的POR都可找到。同樣的選擇方法適用于多電源或單電源的監(jiān)視。對(duì)于雙電源的情況(例如3.3V和1.8V)，設(shè)計(jì)者可以選擇POR的兩個(gè)門限都高于或低于處理器的最低保證工作電壓。同樣，設(shè)計(jì)者也可以使監(jiān)視3.3V I/O電源的門限低于保證工作電壓，而使用于1.8V核電源的另一個(gè)門限在保證工作電壓之上。很多設(shè)計(jì)者優(yōu)選后一種策略，因?yàn)楹芏鄷r(shí)候處理器內(nèi)核比起I/O來(lái)，對(duì)于電源電壓低落所造成的問(wèn)題更為敏感。
內(nèi)核電源電壓始終在隨著時(shí)間的推移而降低，因此降低POR門限電壓成為必須。MAX6736系列中的器件無(wú)需外接電阻可提供低至788mV的門限，加上外接電阻還可低至488mV。這種門限電壓足以監(jiān)視最先進(jìn)的內(nèi)核電源。
對(duì)于低成本系統(tǒng)，很多電路設(shè)計(jì)者選擇只監(jiān)視3.3V電源，如果1.8V電源是由它得到的話。他們認(rèn)為如果3.3V電源到達(dá)正常電壓的話，1.8V電源也會(huì)。對(duì)于要求較高可靠性的系統(tǒng)，設(shè)計(jì)者通常是選擇監(jiān)視兩路電源。
手動(dòng)復(fù)位
有時(shí)候，當(dāng)電源電壓仍在容差以內(nèi)，而用手動(dòng)方式去觸發(fā)一次復(fù)位也很有用。這項(xiàng)功能不僅被用于調(diào)試和最終測(cè)試，當(dāng)處理器鎖定時(shí)這個(gè)功能也很有用―它使處理器重新啟動(dòng)，而不必關(guān)掉電源。這種功能對(duì)于那些處理器永不掉電的產(chǎn)品尤其有用。它還被通用于那些不關(guān)掉處理器電源，只是喚醒/掛起處理器的on/off開(kāi)關(guān)中。盡管來(lái)自于I/O線的邏輯信號(hào)、看門狗定時(shí)器或電源失效輸出常被用于觸發(fā)手動(dòng)復(fù)位，按鈕開(kāi)關(guān)經(jīng)常也被用來(lái)觸發(fā)手動(dòng)復(fù)位。被按下時(shí)，這種類型的開(kāi)關(guān)通常會(huì)有反彈，打開(kāi)、閉合很多次方可穩(wěn)定下來(lái)。所以，大多數(shù)手動(dòng)復(fù)位輸入都包含有去抖動(dòng)電路，對(duì)按鈕開(kāi)關(guān)引起的振鈴不響應(yīng)。
分立的POR和處理器內(nèi)置的POR
使用由電阻和電容構(gòu)成的分立式POR (圖4a)是一種比較危險(xiǎn)的做法。這種POR輸出緩慢的上升和下降時(shí)間會(huì)給許多處理器帶來(lái)問(wèn)題―尤其是那些復(fù)位輸入中沒(méi)有包含施密特觸發(fā)器以及具有雙向復(fù)位引腳的處理器。增加一個(gè)施密特觸發(fā)器對(duì)于前一種情況有效，但也帶來(lái)了成本、空間和啟動(dòng)問(wèn)題。
圖4. 分立式R/C POR (圖4a)對(duì)于多數(shù)應(yīng)用來(lái)講沒(méi)有足夠的可靠性。有些情況下，增加一個(gè)二極管(圖4b)可糾正電源快速循環(huán)的問(wèn)題，并改善電路性能。
當(dāng)電源上電時(shí)，如果上升時(shí)間相對(duì)于POR時(shí)間常數(shù)比較緩慢時(shí)，此時(shí)采用分立式POR會(huì)產(chǎn)生另一個(gè)問(wèn)題。處理器可能會(huì)在電源沒(méi)有穩(wěn)定之前就脫離復(fù)位態(tài)。為防止出現(xiàn)這個(gè)問(wèn)題，R/C電路的時(shí)間常數(shù)需要增加。另外，有些具有內(nèi)置POR的處理器制造商也建議，如果上電速度緩慢，要在復(fù)位輸入端增加一個(gè)R/C (再加一個(gè)二極管，如下所述)。
如果電源在上電后遭遇一次干擾，R/C電路會(huì)將這個(gè)干擾濾掉，這樣就阻止了復(fù)位的發(fā)生。而且，如果電源下跌，處理器復(fù)位引腳上的電壓仍會(huì)高于其VIH，使復(fù)位無(wú)法產(chǎn)生。這種情況甚至有可能發(fā)生在電源跌至處理器最低保證工作電壓以下的時(shí)候。這是因?yàn)閺?fù)位引腳的VIH通常低于處理器的最低保證工作電壓。如果電源被關(guān)掉然后又迅速打開(kāi)又會(huì)引發(fā)另外一個(gè)問(wèn)題―再次上電之前電容器可能沒(méi)有足夠的時(shí)間放電。
增加一個(gè)二極管(圖4b)，R/C電路有可能響應(yīng)干擾，一旦有干擾出現(xiàn)，二極管會(huì)迅速對(duì)電容放電。干擾必須足夠大才可將復(fù)位引腳上的電壓拉低到VIL (最小)。此外，前面所提到的不含二極管R/C電路的問(wèn)題仍會(huì)困擾該電路。不過(guò)，很多時(shí)候，二極管的確能夠解決電源迅速關(guān)斷-打開(kāi)所產(chǎn)生的問(wèn)題。
采用集成的POR在多數(shù)設(shè)備中能夠解決多數(shù)問(wèn)題，這種器件不會(huì)產(chǎn)生前面所述的那些問(wèn)題。
使用處理器集成的POR也會(huì)產(chǎn)生一些困難。這種POR經(jīng)常會(huì)遭遇精度差和較低電壓下出現(xiàn)的一些問(wèn)題。而且，許多內(nèi)部POR被設(shè)定為只在上電時(shí)提供復(fù)位，而在電網(wǎng)欠壓期間，電源電壓的輕微跌落不會(huì)引發(fā)復(fù)位。有些制造商建議增加分立電路來(lái)適應(yīng)這種情況。
最后，對(duì)于內(nèi)部POR，在多組電源供電的系統(tǒng)中還會(huì)有另外的問(wèn)題。例如，你可能會(huì)遭遇這樣的問(wèn)題，內(nèi)部POR的延時(shí)適合于自身的處理器，但卻不能適應(yīng)上電更慢的外部電路(例如存儲(chǔ)器)。這種情況下，解決方案之一是，采用一個(gè)同時(shí)監(jiān)視處理器和外部電路電源，具有更長(zhǎng)延遲時(shí)間的外部POR。
電源失效和欠壓信號(hào)
包含電源失效或欠壓信號(hào)的監(jiān)控電路可警告處理器，電網(wǎng)欠壓或電源失效即將發(fā)生。當(dāng)這些信號(hào)中的任意一個(gè)中斷處理器時(shí)，處理器進(jìn)入一個(gè)掉電子程序。在這個(gè)子程序中，處理器中止當(dāng)前的活動(dòng)，并在POR復(fù)位處理器之前備份重要的數(shù)據(jù)。為產(chǎn)生電源失效信號(hào)，監(jiān)控器的電源失效比較器監(jiān)視未穩(wěn)壓的直流電壓(或某些上游的穩(wěn)定電壓)。這個(gè)電壓被送入調(diào)節(jié)器，并用來(lái)產(chǎn)生為處理器和監(jiān)控電路供電的電源。未穩(wěn)定電壓會(huì)在調(diào)節(jié)器輸出電壓之前跌落，因?yàn)檎{(diào)節(jié)器的輸出電容會(huì)維持其輸出電壓(圖5)。因此，未穩(wěn)定電壓的跌落預(yù)示著調(diào)節(jié)器電壓可能會(huì)發(fā)生跌落。檢測(cè)這個(gè)跌落并中斷處理器，使處理器在被復(fù)位之前進(jìn)入掉電子程序，如果電源電壓的跌幅足夠大的話。
圖5. MAX6342內(nèi)的電源失效比較器通過(guò)監(jiān)視未穩(wěn)定直流電源的跌落，產(chǎn)生電源失效信號(hào)(PFO-bar)。
如果無(wú)法檢測(cè)未穩(wěn)定電壓(或一個(gè)上游的穩(wěn)定電壓)，處理器仍有可能收到一個(gè)電源即將失效的告警。提供欠壓信號(hào)輸出的監(jiān)控器可已提供這個(gè)信號(hào)，當(dāng)被監(jiān)視電源電壓跌落至某個(gè)略高于復(fù)位門限的電平時(shí)(例如高150mV)這個(gè)信號(hào)變?yōu)橛行?。因此，欠壓信?hào)可用來(lái)警告處理器，電源電壓將有可能跌落到使POR產(chǎn)生復(fù)位的電平。此時(shí)，和電源失效比較器發(fā)出信號(hào)時(shí)一樣，預(yù)見(jiàn)到POR將發(fā)出復(fù)位(由于電網(wǎng)欠壓或電源失效)，處理器備份重要數(shù)據(jù)。
電壓排序和電壓跟蹤
大多數(shù)雙電源供電的處理器在數(shù)據(jù)手冊(cè)中規(guī)定了加電順序。有些器件象MAX6819/MAX6820能夠以正確的順序?qū)﹄娫催M(jìn)行排序。如果處理器加電順序不正確，處理器可能會(huì)鎖定、錯(cuò)誤地初始化或長(zhǎng)期運(yùn)行的可靠性下降。有時(shí)，多種不同的電源電壓并不是在本地產(chǎn)生(例如 ，它們可能來(lái)自于主系統(tǒng)總線，一個(gè)外購(gòu)的模塊，或者一個(gè)不包含使能和power-OK引腳等便于排序的信號(hào)的電源)。這種情況下，上電和斷電順序?qū)㈦y于控制或預(yù)知，因此，有必要采用電壓排序IC。當(dāng)不同的阻性和容性負(fù)載影響到不同電源的開(kāi)啟和關(guān)閉時(shí)間時(shí)，會(huì)使電源的上電和掉電順序無(wú)法預(yù)知，此時(shí)也有必要采用這種IC。MAX6741/MAX6744提供了一種獨(dú)特的方法對(duì)兩組電源進(jìn)行排序。這些器件的工作原理是，首先讓其中一路電源上電。然后，經(jīng)過(guò)一定延遲后，發(fā)出power-OK信號(hào)使第二組電源脫離關(guān)端模式并開(kāi)始上電。兩組電源均完成上電并經(jīng)歷了另外一段時(shí)間延遲后，MAX6741/MAX6744撤銷復(fù)位信號(hào)。
有些處理器要求兩組電源在上電過(guò)程中彼此跟蹤。對(duì)于這種要求，MAX5039/MAX5040能夠?qū)山M電壓鉗制在一起，從而實(shí)現(xiàn)跟蹤，直到較低電壓的一組電源到達(dá)其最終電壓。在這一點(diǎn)，電壓較高的電源被釋放，并繼續(xù)上升到其最終電壓。
復(fù)位順序
當(dāng)一個(gè)電路中包含兩個(gè)處理器時(shí)，常常需要其中一個(gè)處理器先于另一個(gè)脫離復(fù)位狀態(tài)。原先，設(shè)計(jì)者采用將兩個(gè)POR連接在一起的方式滿足此要求。第一個(gè)POR的輸出同時(shí)控制著第一個(gè)處理器的復(fù)位和第二個(gè)的手動(dòng)復(fù)位輸入。第二個(gè)POR的輸出復(fù)位第二個(gè)處理器(或者，有些情況下是存儲(chǔ)器)?，F(xiàn)在，用于此任務(wù)的、具有時(shí)間交錯(cuò)的復(fù)位輸出的雙POR已經(jīng)面市(圖6)。這些POR只要發(fā)現(xiàn)主電源電壓(圖6中為3.3V)跌落至內(nèi)部設(shè)定的門限以下即可發(fā)出兩路復(fù)位輸出(從POR的觸發(fā)略微提前一點(diǎn))。一旦電源恢復(fù)到門限以上，兩路復(fù)位輸出中的一路在其定時(shí)器計(jì)滿后撤銷(圖6中的RESET1)。對(duì)于第二個(gè)POR，啟動(dòng)其定時(shí)器和撤銷其輸出需滿足兩個(gè)條件：RESET1必須被撤銷；第二個(gè)POR所監(jiān)視的從電源電壓必須高于由外部電阻所設(shè)定的門限。如果兩個(gè)處理器由同一電源供電，RSTIN2可直接連到電源，不必再使用分壓器。
圖6. 通過(guò)監(jiān)視為兩個(gè)處理器供電的電源，該電路使主處理器先于從處理器脫離復(fù)位狀態(tài)。
對(duì)于圖6中所示的MAX6392，第二個(gè)POR輸出總是在第一個(gè)之后脫離復(fù)位。事實(shí)上，它脫離復(fù)位的時(shí)間，是由第一路復(fù)位輸出撤銷開(kāi)始計(jì)算的。這樣，圖6電路迫使從處理器在主處理器已開(kāi)始工作后才脫離復(fù)位。第二POR的延遲時(shí)間可通過(guò)增加電容來(lái)加以延長(zhǎng)。
如果需要排序三個(gè)處理器，可以考慮DS1830。該器件內(nèi)的三個(gè)POR分別工作于10ms、50ms和100ms的最短復(fù)位時(shí)間(從電源電壓越過(guò)POR門限計(jì)起)。通過(guò)單一邏輯引腳可將這些復(fù)位時(shí)間倍增二或五倍。
結(jié)語(yǔ)
選擇合適的微處理器監(jiān)控器并使其正確的工作盡管看上去非常簡(jiǎn)單，但在實(shí)踐中有許多方面的問(wèn)題需要周全的考慮。對(duì)于上電復(fù)位即是如此。為電源和POR門限選擇正確的電壓和容差需要仔細(xì)的考慮。還有，適應(yīng)處理器需求的許多新器件非常值得考慮，例如多電壓復(fù)位，復(fù)位排序，電源排序以及電壓跟蹤等。相似文章登載于2004年4月發(fā)行的EDN上.
工商網(wǎng)監(jiān)
評(píng)論