帶隙基準(zhǔn)電路的基本原理電路核心以及誤差源和抑制比的分析

近年來(lái)，由于集成電路的飛速發(fā)展，基準(zhǔn)電壓源在模擬集成電路、數(shù)模混合電路以及系統(tǒng)集成芯片(SOC)中都有著非常廣泛的應(yīng)用，對(duì)高新模擬電子技術(shù)的應(yīng)用和發(fā)展也起著至關(guān)重要的作用，其精度和穩(wěn)定性會(huì)直接影響整個(gè)系統(tǒng)的性能。因此，設(shè)計(jì)一個(gè)好的基準(zhǔn)源具有十分現(xiàn)實(shí)的意義。

1 帶隙基準(zhǔn)電路的基本原理

帶隙基準(zhǔn)電壓源的目的是產(chǎn)生一個(gè)對(duì)溫度變化保持恒定的量，由于雙極型晶體管的基極電壓VBE，其溫度系數(shù)在室溫(300 K)時(shí)大約為-2．2 mV／K，而2個(gè)具有不同電流密度的雙極型晶體管的基極-發(fā)射極電壓差VT，在室溫時(shí)的溫度系數(shù)為+0．086 mV／K，由于VT與VBE的電壓溫度系數(shù)相反，將其乘以合適的系數(shù)后，再與前者進(jìn)行加權(quán)，從而在一定范圍內(nèi)抵消VBE的溫度漂移特性，得到近似零溫度漂移的輸出電壓VREF，這是帶隙電壓源的基本設(shè)計(jì)思想。

1．1 帶隙基準(zhǔn)電壓源核心電路

本文提出的電路核心結(jié)構(gòu)如圖1所示，在電路中雙極晶體管構(gòu)成了電路的核心，實(shí)現(xiàn)了VBE與VT的線(xiàn)性疊加，獲得近似為零溫度系數(shù)的輸出電壓。圖1中雙極型晶體管Q1和Q2的發(fā)射區(qū)面積相同，Q3和Q4的發(fā)射區(qū)面積相同，考慮設(shè)計(jì)需求，取Q1和Q2的發(fā)射區(qū)面積為Q3和Q4的發(fā)射區(qū)面積的8倍。

?

?

?

假設(shè)雙極晶體管基極電流為零，運(yùn)放的增益足夠大，則a點(diǎn)和b點(diǎn)的電壓相等，即：

?

?

?

在實(shí)際電路中，經(jīng)過(guò)計(jì)算可知當(dāng)取R3／R1=2．3066時(shí)，可以得到室溫下的近似零溫度系數(shù)的輸出參考電壓。

1．2 帶隙基準(zhǔn)電壓源總體電路

帶隙基準(zhǔn)電壓源總體電路總共由4部分組成：A部分是啟動(dòng)電路，B部分提供偏置電壓，C部分是運(yùn)算放大器，D部分是帶隙電壓源的核心部分。其中核心部分是由雙極晶體管構(gòu)成，實(shí)現(xiàn)了VBE和VT的線(xiàn)性疊加，獲得近似零溫度系數(shù)的輸出電壓?？傮w電路如圖2所示。

?

?

1．3 運(yùn)放的失調(diào)對(duì)基準(zhǔn)源的影響?

基準(zhǔn)源中運(yùn)放的設(shè)計(jì)是非常重要的，運(yùn)放的失調(diào)是基準(zhǔn)源的一個(gè)主要誤差源。由于不對(duì)稱(chēng)性，運(yùn)放會(huì)受到輸入失調(diào)的影響。假設(shè)失調(diào)電壓為Vos，經(jīng)計(jì)算得到含失調(diào)電壓的輸出公式為：

可見(jiàn)，Vos的大小可能導(dǎo)致相當(dāng)大的基準(zhǔn)源輸出電壓誤差。此外，Vos自身是溫度的函數(shù)，和理想運(yùn)算放大器相比，會(huì)引入一定的誤差，而由運(yùn)算放大器電源抑制比PSRR引入的誤差可以折合成失調(diào)輸入電壓Vos也將和電源有關(guān)。這樣，為了減小失調(diào)對(duì)基準(zhǔn)電壓的影響，運(yùn)放的失調(diào)就要盡可能地小。然而，引起失調(diào)的原因有許多，如晶體管之間的不匹配、運(yùn)放輸入級(jí)管子閾值電壓的不匹配、運(yùn)放的有限增益等等。因此，實(shí)際上，Vos是很難完全消除的，但通過(guò)提高運(yùn)放的增益和細(xì)致地設(shè)計(jì)版圖可以減小它對(duì)基準(zhǔn)電壓的影響，提高基準(zhǔn)電壓源的精度。

1．4 電源抑制比?

電源抑制比(PSRR)是電路對(duì)電源電壓頻率變化的抑制能力，是從運(yùn)放的輸入到輸出的開(kāi)環(huán)增益與從電源到運(yùn)放輸出的增益之比，用KPSR表示。對(duì)帶隙基準(zhǔn)而言，由于輸出電壓和Vdd無(wú)關(guān)，所以Vdd的變化基本上不會(huì)影響輸出參考電壓的影響。但是隨著工作頻率的提高，由于電容耦合的原因?qū)е螺敵鲭妷涸诟哳l時(shí)會(huì)受到Vdd的波動(dòng)的影響，從而影響輸出電壓的穩(wěn)定性。具體的電路設(shè)計(jì)中考慮了這一點(diǎn)，在電路中采用了自偏壓cascode結(jié)構(gòu)的電流鏡，同時(shí)在輸出端接一對(duì)地濾波電容，輸出電壓的電源抑制特性就得到了很好的提高。