基于EDA技術(shù)的航空電源逆變控制電路設(shè)計(jì)

　　當(dāng)前航空電源型號(hào)各異，種類(lèi)龐雜，應(yīng)該說(shuō)綜合性能還不夠高。特別是隨著航空器的不斷發(fā)展，其對(duì)電源保障需求面臨諸多新挑戰(zhàn)。因此，研制先進(jìn)電源保障設(shè)備，提高其通用性、綜合性，可為現(xiàn)有各類(lèi)航空器提供通用配套保障，不但能夠適應(yīng)航空器換代的需要，提高其實(shí)用性，而且可以壓縮保障裝備設(shè)備的數(shù)量和規(guī)模。研究事例為航空逆變電源，其特性是負(fù)載三相平衡的前提下，能夠保證三相電壓的幅值、相位始終處于平衡。構(gòu)成的組合式三相全橋逆變電路見(jiàn)圖1.本文引入了技術(shù)現(xiàn)代電子設(shè)計(jì)自動(dòng)化技術(shù)（EDA），綜合運(yùn)用非常超高速集成電路硬件描述語(yǔ)言設(shè)計(jì)語(yǔ)言（VHDL）和可編程邏輯電路（PLD）元器件進(jìn)行控制邏輯的設(shè)計(jì)與實(shí)現(xiàn)，對(duì)組合式三相逆變電路進(jìn)行狀態(tài)控制，獲得要求的輸出電壓及波形。

　　1正弦脈寬調(diào)制方案的設(shè)計(jì)與計(jì)算

　　脈寬調(diào)制（Pulse-width Modulation，PWM）是在固定頻率下，設(shè)計(jì)一定規(guī)律的脈寬系列，控制逆變器的開(kāi)關(guān)器件的導(dǎo)通及截止?fàn)顟B(tài)，在輸出端獲取所需航空電源，滿足設(shè)計(jì)的品質(zhì)要求。

　　1.1等效面積法的數(shù)學(xué)模型

　　采納等效面積正弦波脈寬調(diào)制（SPWM）生成法，具有輸出波形諧波量小，波形接近正弦波形而且算法簡(jiǎn)單等優(yōu)勢(shì)特點(diǎn)。

　　先把理想正弦波劃分為若干等份，如圖2所示，某一等份的弧線與時(shí)間軸形成的面積等同于某矩形脈寬，前提是矩形脈寬中點(diǎn)與弧線投影的中心點(diǎn)在時(shí)間軸上重合，且兩者面積相等，劃分的等份數(shù)量越大，整個(gè)矩形脈沖系列就越近似于設(shè)計(jì)所需的理想正弦波形，其中，矩形脈寬就是用于控制逆變器上元器件的導(dǎo)通、截止?fàn)顟B(tài)。

　　圖1組合式逆變電路示意圖

　　如第k個(gè)脈沖，其的正弦波形弧線垂直向下與時(shí)間軸形成的面積為SAk，與其等效的脈沖矩形面積為SRk，易得到公式：

　　式中：調(diào)制參數(shù)為M；理想正弦波被劃分為N等份。

　　每等份的時(shí)間寬度為θk，每等份的時(shí)間軸中點(diǎn)為αmk，等效面積的矩形寬度（相當(dāng)于導(dǎo)通時(shí)間）為θpk，等效面積的矩形前后兩端剩余時(shí)間（相當(dāng)于截止時(shí)間）寬度為θnk，計(jì)算公式分別是：

　　1.2設(shè)計(jì)計(jì)算及數(shù)據(jù)生成

　　設(shè)定一定數(shù)值后，通過(guò)上述等式和公式，利用數(shù)學(xué)工具Matlab軟件進(jìn)行數(shù)值計(jì)算，生成表1和脈沖數(shù)據(jù)。

　　表1脈沖系列數(shù)據(jù)

　　圖2等效面積算法SPWM生成模型

　　2軟、硬件的設(shè)計(jì)與實(shí)現(xiàn)

　　2.1軟件設(shè)計(jì)與實(shí)現(xiàn)

　　控制電路的硬件采用PLD元器件，并基于VHDL語(yǔ)言進(jìn)行設(shè)計(jì)達(dá)成所需的邏輯功能，做到數(shù)字化控制。

　　整個(gè)系統(tǒng)主要由開(kāi)關(guān)模塊M_ONOFF、可控時(shí)鐘分頻器M_CLOCK、反饋調(diào)制模塊M_MANDP、脈沖寬度數(shù)值存儲(chǔ)器A、B、C：PW_ROM和脈沖發(fā)生器M_PWM等模塊按一定邏輯對(duì)接而成，如圖3所示形成了逆變控制邏輯電路的頂層設(shè)計(jì)文件M_TOP_SPWM，可實(shí)現(xiàn)等效面積正弦波脈寬調(diào)制法設(shè)計(jì)所需的脈沖波形系列，用來(lái)控制開(kāi)關(guān)器件IGBT的導(dǎo)通和截止?fàn)顟B(tài)。

　　2.2邏輯電路的硬件編譯與實(shí)現(xiàn)

　　逆變控制電路的頂層設(shè)計(jì)文件用VHDL語(yǔ)言編程描述成邏輯電路后，采用Max+PlusⅡ（Multiple ArrayMatriX Programmable Logic User SystemⅡ）為本實(shí)驗(yàn)的EDA設(shè)計(jì)軟件，并在EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)（GW-GK系統(tǒng)）上完成仿真和硬件測(cè)試實(shí)驗(yàn)。首先選用ALTERA公司的 EP1K50TC144-3芯片，然后如圖4，圖5所示對(duì)此芯片管腳進(jìn)行輸入輸出定義、編譯，通過(guò)ByteBlasterMV并行下載，打印機(jī)接口與目標(biāo)板相連，完成芯片邏輯功能配置，最終在硬件上實(shí)現(xiàn)了控制系統(tǒng)電路邏輯功能。

　　3仿真結(jié)論與開(kāi)發(fā)前景

　　頂層設(shè)計(jì)文件編譯后進(jìn)行實(shí)驗(yàn)仿真，結(jié)果如圖6所示，其中脈沖系統(tǒng)S_A12、S_A34是單相全橋逆變器A的控制信號(hào)，S_B12、S_B34是單相全橋逆變器B的控制信號(hào)，S_C12、S_C34是單相全橋逆變器C的控制信號(hào)，顯而易見(jiàn)三個(gè)單相全橋逆變器控制脈沖信號(hào)S_A、B、C生成相隔1/3周期，而且非常精確，完全滿足實(shí)驗(yàn)設(shè)計(jì)所需的品質(zhì)要求。

　　圖3系統(tǒng)對(duì)接圖

　　圖4芯片引腳的鎖定分配圖

　　圖5連接下載

　　采用VHDL硬件描述語(yǔ)言對(duì)硬件的功能進(jìn)行編程，在實(shí)驗(yàn)室就能設(shè)計(jì)獲得所需的控制邏輯電路，特點(diǎn)明顯，具有傳統(tǒng)實(shí)驗(yàn)方法根本無(wú)法實(shí)現(xiàn)的靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的優(yōu)勢(shì)，這大大提升了航空電源控制系統(tǒng)設(shè)計(jì)的靈活性，實(shí)現(xiàn)了硬件的“軟件化”。用可編程邏輯器件PLD芯片不但壓縮了設(shè)計(jì)實(shí)驗(yàn)周期，減少誤差，提高設(shè)計(jì)系統(tǒng)的精確度（如圖6所示，可控制到3 ms以下），而且可以高度縮小控制系統(tǒng)的硬件規(guī)模，提高了集成度，降低了開(kāi)發(fā)成本，有利于當(dāng)前航空事業(yè)突飛猛進(jìn)對(duì)電源的多樣化需求開(kāi)發(fā)，前景廣闊。

　　圖6實(shí)驗(yàn)功能仿真效果圖