能在過(guò)載或短路情況下及時(shí)關(guān)閉系統(tǒng)保護(hù)LDO安全的限流電路設(shè)計(jì)

1 引 言

目前伴隨著便攜移動(dòng)設(shè)備的快速發(fā)展， 電源芯片得到更廣泛的應(yīng)用， LDO 芯片即是一種重要的電源芯片。但在發(fā)生輸出短路或負(fù)載電流過(guò)大的情況， LDO穩(wěn)壓器可能會(huì)損壞， 特別是在短路情況下，LDO存在過(guò)大的電流從調(diào)整管通過(guò)， 進(jìn)而可能燒壞調(diào)整管致使芯片無(wú)法工作。因此需要設(shè)計(jì)一種用于LDO穩(wěn)壓器的限流電路， 能在過(guò)載或短路情況下及時(shí)關(guān)閉電源系統(tǒng)。

2 電路結(jié)構(gòu)

這種限流電路的主要結(jié)構(gòu)包括： 電流采樣電路、電流比較電路和基準(zhǔn)源電路。如圖1 所示， 它將從LDO輸出電路得到的采樣電流， 與基準(zhǔn)電流（鏡像于基準(zhǔn)源） 作比較。根據(jù)實(shí)際需要， 設(shè)定當(dāng)輸出驅(qū)動(dòng)電流大于100mA 時(shí)， 采樣電流大于基準(zhǔn)電流， 比較器翻轉(zhuǎn)輸出低電平， 經(jīng)反相器整形后得到邏輯0，由此LDO 被關(guān)閉， 從而實(shí)現(xiàn)限流功能。

2. 1 電流采樣電路

如圖1 所示， 電流采樣電路包括MP5、MP4、MP3、MN2和MN1。因?yàn)镸P5 和MP6均工作在飽和區(qū)， 為了使MP5更好地等比例鏡像LDO 的調(diào)整管（ PMOS驅(qū)動(dòng)管）MP6的電流， 特使用MN1、MN2、MP3 和MP4 組成自偏置的鏡像陣列， 以保證VX= VY， Vds_p5= Vds_p6。所以根據(jù)飽和區(qū)電流公式得到， N1 I_p5= N1 Is= N1 Is1= I_p6。為使M3電流與Is更好的匹配， 根據(jù)經(jīng)驗(yàn)值并考慮功耗因素， 特意將MN1、MN2和M3的過(guò)飽和電壓提高到0. 3V。

圖1 電流采樣電路與電流比較電路

2. 2 電流比較電路

電流比較電路由電壓比較器A 1， 若干電阻和MOS管構(gòu)成。參考圖2可知， 電流比較電路的左半部分將電流轉(zhuǎn)化為電壓， 而A1比較兩者電壓差給出判斷電壓Vc。

圖2 比較器A1電路

因?yàn)镸1， M2和M3均工作在飽和區(qū)， 有

Is= N2 × Is2= N2 × I1 = N2 × IR 1。

VA= VDD- V sg1- IR1 ×R1;

VB= VDD- V sg2- IR2 ×R2

由此可得：

為了簡(jiǎn)便計(jì)算， 設(shè)當(dāng)Vd= 0時(shí)， 公式（ 1）中前一個(gè)括號(hào)和后一個(gè)括號(hào)分別為零， 那么整理后得到，代入輸出電流Io和基準(zhǔn)電流Ir后得到：

當(dāng)Io= 100mA 時(shí)， V d= 0， 比較器A1翻轉(zhuǎn)， LDO關(guān)閉。設(shè)定N1= 200， N2= 4， M = 4， Ir= 10uA， 得到M 1和M2的寬長(zhǎng)比之比和R1與R2 的電阻之比。

那么利用PMOS 的飽和區(qū)電流公式可得M1 與M2的具體尺寸。為使此時(shí)電壓比較器A1性能更佳，設(shè)定VB 為VDD的一半， 可求出R2阻值， 再根據(jù)公式（ 2）得到的電阻比例， 便可得到R1阻值。

另外， 為使限流電路能應(yīng)用在較復(fù)雜的電源條件下， 當(dāng)電荷泵充當(dāng)電源時(shí)， 該電路設(shè)計(jì)一方面提高A1的PSRR， 另一方面如上所述， 利用M1、M2 管和電阻R1、R2， 降低電源VDD 的抖動(dòng)對(duì)A1 輸入端的影響。

在輸出端加入退耦電容Cde， 以防止高頻干擾產(chǎn)生誤判斷。

為提高PSRR 參數(shù)， A1選擇跨導(dǎo)放大電路， 并且增大PMOS的溝道長(zhǎng)度。同時(shí)為抑制噪聲干擾，在尾電流一定的條件下， 增大輸入差分對(duì)的寬長(zhǎng)比。

利用Hspice仿真得到比較器A 1的幅頻曲線和PSRR， 如圖3所示。

圖3 比較器A1的幅頻曲線和PSRR曲線

由此可知， 這種比較器低頻增益為60db， PSRR約為160db， 當(dāng)頻率為1M時(shí)增益大于40db， 而PSRR大于80db， 所以比較器能夠滿(mǎn)足限流性能要求。

2. 3 基準(zhǔn)源

基準(zhǔn)源電路采用 倍乘基準(zhǔn)自偏置電路。

圖4中NMOS采用共源共柵結(jié)構(gòu)， 用以降低電源波動(dòng)對(duì)基準(zhǔn)電流的影響。

圖4 基準(zhǔn)源電路。

由圖可推得基準(zhǔn)電流：

因?yàn)闇系勒{(diào)制效應(yīng)對(duì)長(zhǎng)溝道器件影響比對(duì)短溝道器件影響小， 因而在設(shè)計(jì)基準(zhǔn)源及其相關(guān)電流鏡時(shí)， MOS管的溝道長(zhǎng)度為最小尺寸的15倍。同時(shí)利用dummy管和差指MOS 管等版圖技術(shù)， 來(lái)進(jìn)一步保證鏡像過(guò)程中的電流匹配。

3 性能參數(shù)和結(jié)果

將以上設(shè)計(jì)的限流電路嵌入某穩(wěn)壓芯片（內(nèi)含電荷泵電路） 中， 實(shí)現(xiàn)流片量產(chǎn)（ CMOS 工藝）。當(dāng)VDD = 3V時(shí)， 通過(guò)測(cè)量量產(chǎn)芯片得到輸出電流極限數(shù)據(jù)。統(tǒng)計(jì)如圖5所示， 可知當(dāng)輸出電流處于100~120mA 范圍內(nèi)時(shí)， 限流電路開(kāi)始工作， 關(guān)閉系統(tǒng)即保護(hù)LDO 安全。由此可見(jiàn)， 本設(shè)計(jì)電路結(jié)構(gòu)簡(jiǎn)單，功能可靠， 可廣泛應(yīng)用于電源芯片中。