為什么會出現(xiàn)電壓降 如何實(shí)現(xiàn)盡可能低的電壓降

今天的集成電路比以往任何時(shí)候都運(yùn)行得更快。提高的運(yùn)行速度會導(dǎo)致電源產(chǎn)生高度動(dòng)態(tài)的功率需求，當(dāng)您使用可編程電源供電時(shí)，這在測試期間構(gòu)成了挑戰(zhàn)。高速電流波形會導(dǎo)致集成電路電壓下降。如果足夠嚴(yán)重，電壓降可能會重置微處理器或?qū)е聹y試結(jié)果出現(xiàn)異常。本文解釋了為什么會出現(xiàn)電壓降，提供了多種方法來通過選擇最佳負(fù)載引線和電源以及使用本地旁路來實(shí)現(xiàn)盡可能低的電壓降。

選擇可編程電源

傳統(tǒng)上，要實(shí)現(xiàn)最佳的輸出電壓調(diào)節(jié)，您會使用線性電源。然而，線性電源在較高電流水平下往往非常大、昂貴且效率極低。開關(guān)電源技術(shù)的最新進(jìn)展使得在高性能應(yīng)用中用開關(guān)電源替代線性電源成為可能。開關(guān)電源設(shè)計(jì)人員面臨著看似矛盾的低輸出噪聲、快速瞬態(tài)響應(yīng)、低成本和高密度目標(biāo)。實(shí)現(xiàn)低輸出噪聲通常是通過多級濾波或使用更大的濾波器組件來實(shí)現(xiàn)的，這兩者都會導(dǎo)致更高的成本、更低的功率密度和更慢的瞬態(tài)響應(yīng)。更先進(jìn)的電源采用更高的開關(guān)頻率、更好的濾波器設(shè)計(jì)、和更復(fù)雜的控制拓?fù)鋪韮?yōu)化所有標(biāo)準(zhǔn)。在為 IC 測試應(yīng)用選擇電源時(shí)，必須檢查電壓瞬態(tài)響應(yīng)規(guī)范和輸出阻抗特性，以確保良好的性能。

優(yōu)化負(fù)載接線

在許多情況下，物理限制迫使您將電源放置在離 IC 測試板幾英尺遠(yuǎn)的地方，需要至少幾英尺的負(fù)載引線接線。負(fù)載引線接線阻抗會很快降低 IC 的源阻抗。幾乎所有可編程電源都提供感測引線輸入，您可以通過在該位置連接電壓感測引線來選擇電壓調(diào)節(jié)點(diǎn)。在此應(yīng)用中，感測點(diǎn)應(yīng)盡可能靠近 IC。然而，電壓調(diào)節(jié)環(huán)路只能在其控制帶寬內(nèi)抑制該檢測點(diǎn)處的電壓瞬變。因此，如果電流瞬變上升時(shí)間足夠快，則在該感測點(diǎn)會發(fā)生電壓瞬變。 圖1。

圖 1：簡化的電源輸出阻抗和負(fù)載引線阻抗

讓我們檢查一個(gè)具有 5A 瞬變的 25A 應(yīng)用，其中電源設(shè)置為 2.5V 并通過 5 腳 14-AWG 接線連接到 IC 測試板。由于這是一種低電壓應(yīng)用，大于 100 mV 的電壓下沖通常是不可接受的。14-AWG 接線每英尺具有 2.5 mΩ 的電阻，從而為電源輸出和 IC 測試板之間的往返連接產(chǎn)生 25 mΩ 的電阻。

電源電壓控制環(huán)路將在與其帶寬相稱的一段時(shí)間后補(bǔ)償計(jì)算出的 125 mV 壓降。但是，與此同時(shí)，IC 將經(jīng)歷 125mV 的電壓降。在此應(yīng)用中，僅負(fù)載引線電阻的影響就足以在測試板上引起不可接受的短時(shí)跌落。然而，負(fù)載引線電感是導(dǎo)致電壓下降的另一個(gè)主要原因。測試板在 10 μs 內(nèi)斜升 5A 瞬變的情況并不少見。在電流斜坡期間，這種高電流變化率會導(dǎo)致引線兩端的恒定電壓降。負(fù)載引線電感根據(jù)正負(fù)引線的位置而變化。使用電感的近似值，您可以估計(jì)電壓降。在大多數(shù)情況下，一個(gè) 250nH/英尺的電感器是無扭負(fù)載接線的好模型。

1.375 V 的結(jié)果是不可接受的。如前所述，電源的電壓調(diào)節(jié)環(huán)路將檢測此電壓瞬變，并根據(jù)需要調(diào)整電源的輸出，以在測試板上保持穩(wěn)定的 2.5 V。但是，即使使用性能良好的電源，此過程也可能需要長達(dá) 1 毫秒的時(shí)間。為了減少引線電感效應(yīng)，通過以固定間隔將它們綁在一起或簡單地將它們扭在一起，將力引線緊密耦合在一起。扭曲引線還提供了額外的好處，即更好地抵抗其他磁場，這些磁場可能由于不同的負(fù)載引線承載大電流瞬變而可能存在。雙絞線的一個(gè)很好的模型是 170-nH/ft 電感器。該電感器包括正負(fù)引線電感效應(yīng)。使用雙絞線重新計(jì)算得出：

雖然電壓降有所改善，但總體結(jié)果尚不能接受?？梢酝ㄟ^平行電纜敷設(shè)來進(jìn)一步改進(jìn)。例如，將四組雙絞線并聯(lián)會使電阻和電感降低 4 倍。

100 mV 的目標(biāo)仍然遙不可及，尤其是當(dāng)我們考慮到電源會響應(yīng)輸出電流的變化而貢獻(xiàn)額外的瞬態(tài)電壓降時(shí)。定制同軸電纜或扁平線電纜等更專業(yè)的布線選項(xiàng)可以將電感效應(yīng)提高到低至 10 nH/ft。然而，這些選擇成本高昂且不易獲得。另一種選擇是非?？拷鼫y試板的低阻抗能量存儲。

使用本地旁路電容器

電源無法足夠快地補(bǔ)償負(fù)載引線上的壓降及其輸出上的壓降，因此您需要本地能源，如圖 2所示 。 電容器非常適合在高頻下提供低阻抗，以補(bǔ)充電源在低頻下提供的低阻抗。有許多不同的電容器技術(shù)可用，找到合適的部件或組件組合可能很困難。陶瓷電容器非常適合在低電壓下提供高頻旁路。然而，即使陶瓷電容器技術(shù)的最新進(jìn)展，它們也無法與鋁電解和導(dǎo)電聚合物鋁固體電解電容器的高密度和低價(jià)格相媲美。旁路網(wǎng)絡(luò)的等效串聯(lián)電阻是一個(gè)重要參數(shù)，因?yàn)樗c電容器串聯(lián)出現(xiàn)，會顯著降低旁路網(wǎng)絡(luò)的效率。

電源電壓控制回路、負(fù)載引線網(wǎng)絡(luò)和旁路電容之間的相互作用可能有點(diǎn)復(fù)雜。但是，一些簡單的近似值可以幫助您選擇電容器的初始值。過程如下：

1. 計(jì)算峰值網(wǎng)絡(luò)阻抗。 使用以下表達(dá)式確定負(fù)載引線網(wǎng)絡(luò)和旁路電容的所需峰值阻抗：

2. 計(jì)算旁路電容值。 將所需的峰值阻抗設(shè)置為等于由負(fù)載引線電感和旁路電容形成的 LC 槽路特性阻抗的表達(dá)式。求解電容值的表達(dá)式：

圖 2：帶旁路電容的負(fù)載引線網(wǎng)絡(luò)

3. 計(jì)算槽路的諧振頻率。 您使用的電源的輸出阻抗必須低于 LC 槽路的特性阻抗；否則，您執(zhí)行的計(jì)算將無法正確預(yù)測系統(tǒng)行為。電源輸出阻抗會隨著頻率的降低而降低。在電源輸出阻抗高于所需峰值阻抗的情況下，選擇諧振頻率以等于電源輸出阻抗小于或等于 Z peak 時(shí)的頻率。必須通過選擇更大的旁路電容器來降低諧振頻率。

4. 選擇所需的電容器 ESR 以確保 LC 諧振回路的適當(dāng)阻尼。 諧振回路的適當(dāng)阻尼是至關(guān)重要的，因?yàn)樽枘岵划?dāng)?shù)幕芈窌呌谡疋彛⑶疫€會對電源控制回路產(chǎn)生不穩(wěn)定的影響。負(fù)載引線電阻和電容器 ESR 的組合將起到阻尼諧振回路的作用。我們將通過將槽路電阻等同于 LC 槽路的特性阻抗，將阻尼比設(shè)為 0.5，以實(shí)現(xiàn)更快的響應(yīng)和更低的峰值電壓。

由于可能無法找到具有正確電容和 ESR 的電容器，因此您可以使用具有不同值和 ESR 的電容器的并聯(lián)組合來獲得所需的參數(shù)。

結(jié)果

圖 3 顯示了使用 Keysight N7950A 動(dòng)態(tài)直流電源時(shí)在負(fù)載上觀察到的瞬態(tài)電壓響應(yīng)。它非常適合低電壓、高電流操作和極低的輸出阻抗，非常適合這種應(yīng)用。淺藍(lán)色跡線代表沒有本地電容器的四對雙絞線。深藍(lán)色是添加 530-μF 電容器的響應(yīng)，如公式 7 中計(jì)算的那樣。將電容增加 4 倍，槽路阻抗降低 2 倍，結(jié)果顯示為紅色。

圖 3：帶有和不帶有本地電容存儲的 N7950A 的實(shí)際測量

概括

本文探討了使用距離被測設(shè)備幾英尺遠(yuǎn)的電源為高動(dòng)態(tài)負(fù)載提供穩(wěn)定電壓的挑戰(zhàn)。盡管負(fù)載引線阻抗會嚴(yán)重降低高性能電源的瞬態(tài)響應(yīng)性能，但通過采取緩解措施，您可以在被測設(shè)備上實(shí)現(xiàn)所需的性能。諸如扭轉(zhuǎn)負(fù)載引線接線以最小化電源和返回線之間形成的環(huán)路面積、使用扁平銅線或大規(guī)格同軸電纜等技術(shù)可以顯著降低負(fù)載引線電感。面對被測器件產(chǎn)生的快速電流瞬變，在被測器件處適當(dāng)調(diào)整旁路電容器網(wǎng)絡(luò)的大小可以進(jìn)一步提高電壓電平穩(wěn)定性。