淺談柵極驅動器和電源環(huán)路的布線

　　碳化硅（SiC）MOSFET的使用為各種應用實現(xiàn)了高效供電，例如電動汽車快速充電、電源、可再生能源和電網(wǎng)基礎設施。雖然它們的性能優(yōu)于傳統(tǒng)的硅MOSFET和絕緣柵雙極晶體管（IGBT），但驅動方法略有不同，在設計過程中必須仔細考慮。以下是為您的SiC應用研究柵極驅動器時的一些示例規(guī)格：

　　電源電壓范圍，具有正負VGS

　　共模瞬態(tài)抗擾度（CMTI）超過100 kV/μs

　　最大工作絕緣電壓高達1，700 V

　　驅動能力高達10 A

　　傳播延遲時間和通道失配時間小于10 ns

　　有源米勒鉗位

　　快速短路保護（SCP）（小于1.8μs）

　　碳化硅表面壓裂板的一般驅動注意事項

　　鑒于這些規(guī)格，需要考慮一些隔離式柵極驅動器技術。磁耦合驅動器是一種相當成熟的技術，但在磁場應用中可能是一個問題。電容耦合驅動器具有很好的高壓應力保護，并提高了對外部磁場的抗擾度，同時以最小的延遲提供非常快的開關。然而，該技術在高電場應用中仍然容易出現(xiàn)問題。更傳統(tǒng)的隔離形式，即光耦合，非常有效，可提供很好的瞬態(tài)和噪聲保護，但隨著時間的推移，光增益和LED特性可能會磨損。

　　隨著系統(tǒng)功率和頻率的增加，柵極功率要求也隨之增加。設計人員應確保驅動器具有足夠的驅動強度，以便根據(jù)（頻率×Qg）以所需頻率切換MOSFET。將柵極驅動器內(nèi)部FET RDS（on）保持在較低水平可實現(xiàn)更高的電流輸送和更高的開關速度，但總平均功率規(guī)格取決于開關頻率、總柵極電荷（以及放置在柵極上的任何其他電容）、柵極電壓擺幅以及并聯(lián)SiC MOSFET的數(shù)量或P=（頻率×Qg×Vgs（總）×N）。其中P是平均功率，頻率q是開關頻率，Qg是總柵極電荷，Vgs（總）是總柵極電壓擺幅，N是并聯(lián)器件的數(shù)量。

　　特別應該檢查的一件事是最大VGS額定值，它應該允許在開關時出現(xiàn)振鈴和過沖，如圖所示。其次，用于接通/關斷的最大標稱電源電壓（15 V，–4 V）應確保安全運行和長期可靠性。在具有相對嚴格反饋控制的實際設計中，可以實現(xiàn)±2%的導通/關斷容差，但多繞組反激式電源可接受±5%的容差。

　　SiC MOSFET的開關速度比硅等離子體快得多，因此SiC柵極驅動器的設計必須能夠承受更高的dV/dt（開關期間漏源電壓的變化率），這可能導致振鈴和MOSFET損壞。在硬開關應用中，碳化硅MOSFET可以產(chǎn)生超過150 V/ns的dV/dt，因此建議用較小的RG（外部柵極電阻）值積極驅動MOSFET，并選擇具有高CMTI額定值的驅動器。

　　一些印刷電路板布局提示和技巧

　　對稱的PCB布局對于降低并聯(lián)開關柵極環(huán)路中的環(huán)流至關重要。此外，將電源環(huán)路與柵極環(huán)路分離可防止串擾，同時增加阻尼效應（如柵極電阻和鐵氧體磁珠）可以防止柵極振蕩并減少電壓尖峰和振鈴。在MOSFET的柵極和源極之間放置一個小電容（100 pF至1 nF）為高頻噪聲電流提供了一條低阻抗路徑，以繞過柵極

　　柵極驅動器和電源環(huán)路的布線至關重要。使它們彼此分開。

　　由于SiC系統(tǒng)中的高di/dt和dV/dt，寄生電感和電容會對性能和開關行為產(chǎn)生巨大影響。減少寄生效應的一些提示：

　　在處理通孔元件時，使用盡可能短的引線。

　　最大限度地縮短柵極驅動器與MOS場效應晶體管之間的距離。

　　在直流母線上包括低阻抗薄膜或陶瓷電容器。

　　對DC總線使用大的重疊澆注。

　　最大限度地減少交換節(jié)點與總線和其他信號的重疊。

　　使敏感信號遠離高頻磁性元件。

　　保持電源環(huán)路和柵極驅動器信號分離。

　　開關節(jié)點上的電容會增加損耗。

　　總線環(huán)路中的電感會增加關斷時的電壓過沖。

　　柵極電路中的電感和電容會降低開關速度并控制柵極電壓。

　　并聯(lián)器件看到的電感或電容的差異將導致不平衡。

　　并聯(lián)MOSFET可實現(xiàn)高功率設計（如交錯式升壓轉換器），并且可以在多個級別完成。在為并聯(lián)MOSFET實現(xiàn)驅動器時，其柵極不應直接連接在一起，而應將柵極電阻分別施加到每個柵極。此外，在開關轉換期間，電源路徑布局中的任何不對稱都會在電源之間產(chǎn)生電壓不平衡。雜散電感（可能在1到15 nH之間變化）也會產(chǎn)生不平衡的振蕩電壓，但增加柵極電阻和添加鐵氧體磁珠可以增加阻尼效應，以幫助減少振蕩和開關損耗。此外，在每個SiC MOSFET的源極上增加一個1Ω電阻可以大大減少可能流動的任何高峰值電流，并充當VGS的自動反饋，有助于改善動態(tài)共享

　　在實現(xiàn)模塊時，一些相同的規(guī)則適用。將開關節(jié)點對稱地連接到負載并確保每個模塊到直流總線的阻抗匹配非常重要。并聯(lián)模塊時，設計人員可以在共享柵極驅動器和單獨的柵極驅動器之間進行選擇。共享柵極驅動器有助于消除不同驅動器之間的時序不匹配，但柵極驅動器板可能難以布局，特別是對于兩個以上的并行模塊。分離柵極驅動器需要較低的器件間時序偏差。

　　通常，MOSFET在0 V時完全關閉，在半橋配置中增加負柵極偏置可提高抗噪性并避免誤接，但對于單端功率轉換器，如反激式、升壓式或降壓型轉換器，使用0 V關斷電壓是可以接受的。使用圖騰柱拓撲時，高dV/dt和di/dt通常會導致串擾，并可能在柵極產(chǎn)生振鈴和電壓尖峰，因此負電壓（如–4 V）穩(wěn)態(tài)設置將為不超過–8 V的尖峰提供足夠的裕量。如果PCB布局已經(jīng)過優(yōu)化，則負柵極偏置可以更接近–3 V或–2 V（降低此偏置反過來降低體二極管的正向電壓），只要沒有誤接通。

　　總而言之，SiC技術可實現(xiàn)高效率和高功率密度的系統(tǒng)，但必須牢記多種策略。柵極驅動器必須具有足夠的驅動能力，以降低開關損耗并在足夠高的開關頻率下工作，并且必須具有高CMTI、最小的寄生效應以及優(yōu)化的去失檢測和軟關斷功能。在布置PCB時，針對敏感信號的對稱性和短走線以防止串擾，使用電容器和鐵氧體等無源元件來幫助抑制噪聲，實現(xiàn)單個柵極電阻以保持平衡，并以統(tǒng)一的方式保持冷卻/熱管理。

　編輯：黃飛