電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>測(cè)量?jī)x表>課件中心>基于PLL技術(shù)的合成頻率源設(shè)計(jì)

基于PLL技術(shù)的合成頻率源設(shè)計(jì)

12下一頁(yè)全文
收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

鎖相環(huán)頻率合成器調(diào)試方法

簡(jiǎn)單的PLL頻率基準(zhǔn)、相位檢波器、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)組成?;?b class="flag-6" style="color: red">PLL技術(shù)頻率合成器將增加兩個(gè)分頻器:一個(gè)用于降低基準(zhǔn)頻率,另一個(gè)則用于對(duì)VCO進(jìn)行分頻。
2011-10-26 14:41:465073

ADI發(fā)布相位噪聲性能的PLL頻率合成器ADF4153A

Analog Devices, Inc.(ADI),最近發(fā)布了一款提供領(lǐng)先相位噪聲性能的PLL頻率合成器ADF4153A。
2012-11-01 09:09:201497

使用pll和voc設(shè)計(jì)頻率合成器的特點(diǎn)

幾乎每個(gè)RF和微波系統(tǒng)都需要頻率合成器。頻率合成器產(chǎn)生本振信號(hào)以驅(qū)動(dòng)混頻器、調(diào)制器、解調(diào)器及其他許多RF和微
2017-12-07 07:11:008835

基于PLL和DDS的高性能頻率合成器設(shè)計(jì)

要滿(mǎn)足苛刻的頻率合成器要求,通常需要做到一定程度的設(shè)計(jì)靈活性?;镜逆i相環(huán)(PLL)頻率合成器能以低成本、高空間效率、低功耗封裝提供合理的頻譜純度和頻率捷變,因此它在射頻(RF)系統(tǒng)核心位置發(fā)揮作用
2022-10-14 10:30:362026

構(gòu)成PLL頻率合成器的構(gòu)建模塊研究

頻率合成器的核心是鑒相器或鑒頻鑒相器。在這里,將參考頻率信號(hào)與VCO輸出反饋的信號(hào)進(jìn)行比較,產(chǎn)生的誤差信號(hào)用于驅(qū)動(dòng)環(huán)路濾波器和VCO。在數(shù)字PLL(DPLL)中,鑒相器或鑒頻檢波器是一個(gè)邏輯元件。三種最常見(jiàn)的實(shí)現(xiàn)是:
2023-01-30 10:19:071583

關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計(jì)和分析

本篇文章是關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計(jì)和分析,重點(diǎn)討論了相位噪聲和頻率噪聲的測(cè)量、建模和仿真方法。文章以設(shè)計(jì)一個(gè)假想的PLL頻率合成器為例,詳細(xì)介紹了設(shè)計(jì)過(guò)程和步驟。從規(guī)格選擇、電路配置
2023-10-26 15:30:51483

18GHz微波PLL頻率合成器ADF41020電子資料

概述:ADF41020是一款18GHz微波PLL頻率合成器,ADF41020 頻率合成器在無(wú)線(xiàn)接收機(jī)和發(fā)射機(jī)的上變頻和下變頻部分中,可用來(lái)實(shí)現(xiàn)高達(dá)18 GHz 的本振。
2021-04-12 07:59:42

頻率合成技術(shù)

隨著雷達(dá)、電子偵察與對(duì)抗、通信等領(lǐng)域技術(shù)的發(fā)展,對(duì)頻率提出了越來(lái)越高的要求,主要表現(xiàn)在高頻率、低相噪、低雜散、小步進(jìn)、寬頻帶、小體積等方面。頻率合成技術(shù)作為系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵技術(shù)之一,包括
2019-06-21 06:32:34

DDS的短波射頻頻率合成方案設(shè)計(jì)

頻率是現(xiàn)代短波射頻通信系統(tǒng)的核心,對(duì)整個(gè)系統(tǒng)的正常運(yùn)行起著決定性的作用。作為射頻電路與系統(tǒng)的核心設(shè)備,頻率的好壞關(guān)系著整個(gè)系統(tǒng)的穩(wěn)定性?,F(xiàn)在的頻率合成技術(shù)正朝著雜散和相位噪聲更低的方向發(fā)展,同時(shí)
2019-06-21 08:03:13

EV-ADF411xSD1Z用于評(píng)估ADF411x整數(shù)N和小數(shù)N分頻PLL頻率合成

EV-ADF411xSD1Z,用于評(píng)估ADF411x整數(shù)N和小數(shù)N分頻PLL頻率合成器的評(píng)估板。 SDP-S控制器板允許對(duì)頻率合成器進(jìn)行軟件編程。它顯示了電路板,其中包含頻率合成器的足跡,電源
2019-07-15 10:29:22

一種低噪聲寬頻帶的高性能的頻率合成器設(shè)計(jì)

引言頻率是現(xiàn)代射頻和微波電子系統(tǒng)的心臟, 其性能直接影響整個(gè)電子系統(tǒng)。隨著無(wú)線(xiàn)電技術(shù)的發(fā)展,人們提出了各種各樣的頻率的設(shè)計(jì)方案。大的來(lái)分,分兩類(lèi):自激振蕩合成頻率。常見(jiàn)的自激振蕩
2019-06-20 08:01:02

一種基于FPGA的PLL數(shù)頻率合成器設(shè)計(jì)

頻率合成技術(shù)是現(xiàn)代通信的重要組成部分,它是將一個(gè)高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過(guò)四則運(yùn)算,產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率頻率合成器是電子系統(tǒng)的心臟,是影響電子系統(tǒng)性能的關(guān)鍵因素之一。本文結(jié)合
2019-06-25 06:36:13

什么是PLL頻率合成器?

問(wèn):什么是PLL頻率合成器?
2019-09-17 19:00:51

什么是頻率合成技術(shù)?對(duì)信號(hào)源研發(fā)有什么影響?

什么是頻率合成技術(shù)?對(duì)信號(hào)源研發(fā)有什么影響?
2019-08-06 06:13:10

什么是頻率合成

  頻率合成器是利用一個(gè)或多個(gè)基準(zhǔn)頻率,通過(guò)各種技術(shù)途徑產(chǎn)生一系列的離散頻率信號(hào)的設(shè)備。這些頻率的穩(wěn)定度和精度均和基準(zhǔn)頻率相同,而且頻率的轉(zhuǎn)換時(shí)間很短,這樣才會(huì)有效率和實(shí)用價(jià)值。  頻率合成器的實(shí)現(xiàn)
2019-08-19 19:18:00

允許用戶(hù)通過(guò)并行端口連接直接輸入頻率的Si4133-BT PLL頻率合成器評(píng)估板

Si4133-EVB,Si4133-BT PLL頻率合成器評(píng)估板。該板包括評(píng)估合成器所需的所有支持電路,包括參考時(shí)鐘,用于外部測(cè)量設(shè)備的SMA連接,以及用于控制設(shè)備的個(gè)人計(jì)算機(jī)接口。 PC軟件是一個(gè)易于使用的圖形界面,允許用戶(hù)通過(guò)并行端口連接直接輸入頻率,設(shè)置分頻比和切換功率控制選項(xiàng)
2020-07-30 10:21:46

基于PLL的超快頻率切換實(shí)現(xiàn)

尤其在無(wú)線(xiàn)通信應(yīng)用中,常常需要以非常短的時(shí)間切換 PLL (鎖相環(huán)) 合成器的輸出頻率。在這類(lèi)情況下,人們經(jīng)常希望在相對(duì)較大的頻率跳變之后,以不到 20μs 時(shí)間實(shí)現(xiàn)穩(wěn)定的輸出頻率。以下我們將介紹
2019-07-25 06:16:50

基于DDS的頻率合成器設(shè)計(jì)介紹

直接數(shù)字頻率合成(DDS)在過(guò)去十年受到了頻率合成器設(shè)計(jì)工程師極大的歡迎,它被認(rèn)為是一種具有低相位噪聲和優(yōu)良雜散性能的靈活的頻率,基于DDS的頻率合成器在許多應(yīng)用中能比基于鎖相環(huán)(PLL頻率
2019-07-08 07:26:17

多環(huán)鎖相頻率合成器的設(shè)計(jì)

本文設(shè)計(jì)了一種多環(huán)鎖相頻率合成器。多環(huán)鎖相環(huán)路有直接數(shù)字頻率合成(DDS)環(huán)路和鎖相頻率合成環(huán)路(PLL)組成。充分利用兩個(gè)不同環(huán)路的優(yōu)點(diǎn),既保證了高的輸出頻率,又得到了較高的頻率分辨率。【關(guān)鍵詞
2010-05-13 09:09:53

如何利用FPGA設(shè)計(jì)PLL頻率合成器?

。本文結(jié)合FPGA技術(shù)、鎖相環(huán)技術(shù)、頻率合成技術(shù),設(shè)計(jì)出了一個(gè)整數(shù)/半整數(shù)頻率合成器,能夠方便地應(yīng)用于鎖相環(huán)教學(xué)中,有一定的實(shí)用價(jià)值。那么有誰(shuí)知道具體該如何利用FPGA設(shè)計(jì)PLL頻率合成器嗎?
2019-07-30 07:55:22

如何對(duì)頻率合成器進(jìn)行快速調(diào)試?

PLL應(yīng)用中頗具價(jià)值的注意事項(xiàng)和使用技巧基于鎖相環(huán)(PLL技術(shù)頻率合成
2021-05-12 06:59:03

如何采用DDS實(shí)現(xiàn)頻率合成器的設(shè)計(jì)?

本文將介紹DDS和PLL的工作原理,并結(jié)合一電臺(tái)(工作頻率2 MHz~500 MHz)的設(shè)計(jì),給出DDS做參考的PLL頻率合成器的設(shè)計(jì)方案。
2021-04-20 06:42:27

怎么設(shè)計(jì)射頻鎖相頻率合成器?

在現(xiàn)代通信系統(tǒng)中,對(duì)頻率頻率穩(wěn)定度和準(zhǔn)確度的要求越來(lái)越高,只采用晶振是不能滿(mǎn)足需要的。而頻率合成技術(shù)則是利用一個(gè)或多個(gè)高穩(wěn)定度的晶體振蕩器產(chǎn)生一系列等間隔的、離散的、高穩(wěn)定度的頻率,可為通信設(shè)備
2019-08-22 07:55:34

救急??!有沒(méi)有什么簡(jiǎn)單的芯片可以實(shí)現(xiàn)PLL頻率合成的?

救急??!有沒(méi)有什么簡(jiǎn)單的芯片可以實(shí)現(xiàn)PLL頻率合成的?出來(lái)lmx系列之外的!
2016-12-11 16:17:50

求一款采用PLL技術(shù)合成頻率設(shè)計(jì)?

鎖相環(huán)技術(shù)是什么原理?相位噪聲的概念及其表征是什么鎖相環(huán)頻率合成器由那幾部分組成?
2021-04-08 06:04:27

用于ADF41020 PLL頻率合成器的評(píng)估板EV-ADF41020EB1Z

EV-ADF41020EB1Z,用于ADF41020 PLL頻率合成器評(píng)估板的評(píng)估板。評(píng)估用于鎖相環(huán)(PLL)的ADF41020頻率合成器。它包含ADF41020合成器,100 MHz TCXO,電源,USB接口和RF輸出。板載有一個(gè)有源環(huán)路濾波器和一個(gè)13 GHz VCO
2019-02-28 07:23:02

請(qǐng)問(wèn)怎樣去設(shè)計(jì)數(shù)字化可編程頻率合成器?

DDS9850的原理是什么?怎樣去設(shè)計(jì)數(shù)字化可編程頻率合成器?DDS與使用PLL技術(shù)實(shí)現(xiàn)的頻率合成器相比,有哪些優(yōu)勢(shì)?
2021-04-20 07:30:07

請(qǐng)問(wèn)能否用頻率合成器來(lái)做PLL,VCO的開(kāi)環(huán)FSK調(diào)制呢

能否用頻率合成器,如ADF4351來(lái)做PLL,VCO的開(kāi)環(huán)FSK調(diào)制呢。如何不行,能否給一些芯片選型的建議。
2018-12-26 14:27:58

鎖相環(huán)頻率合成器的設(shè)計(jì)流程介紹

隨著現(xiàn)代電子技術(shù)的發(fā)展,具有高穩(wěn)定性和準(zhǔn)確度的頻率已經(jīng)成為通信、雷達(dá)、儀器儀表、高速計(jì)算機(jī)及導(dǎo)航系統(tǒng)的主要組成部分。高性能的頻率可通過(guò)頻率合成技術(shù)獲得。隨著大規(guī)模集成電路的發(fā)展,鎖相式頻率合成
2019-06-20 06:24:14

針對(duì)PLL體系結(jié)構(gòu)的頻率合成及規(guī)劃,Frequency Sy

針對(duì)PLL體系結(jié)構(gòu)的頻率合成及規(guī)劃:In many applications, it is desired to generate a set of frequencies from
2009-08-17 09:52:318

DDS PLL短波頻率合成器設(shè)計(jì)

本文討論了DDS+PLL 結(jié)構(gòu)頻率合成器硬件電路設(shè)計(jì)中需要考慮的幾方面問(wèn)題并給出了設(shè)計(jì)原則,依此原則我們?cè)O(shè)計(jì)了一套短波波段頻率合成器,實(shí)驗(yàn)結(jié)果證實(shí)了其可行性。
2009-09-07 16:07:2934

采用DDS+PLL技術(shù)實(shí)現(xiàn)的L波段頻率合成

直接數(shù)字合成(DDS)是近年發(fā)展起來(lái)的一種新型合成技術(shù),有頻率分辨率高,轉(zhuǎn)換時(shí)間短,相位噪聲低等特點(diǎn),與鎖相合成技術(shù)PLL)配合,可以設(shè)計(jì)出頻帶寬、分辨率高的頻率
2009-09-11 15:55:3213

MB15A02中文資料,pdf (串行輸入PLL集成頻率合成

MB15A02是日本富士通公司開(kāi)發(fā)的集成PLL頻率合成器。它采用變模分頻技術(shù),是一個(gè)單片串行輸入PLL頻率合成器,MB15A02具有如下特點(diǎn):?工作頻率很高:fINMAX(fVCO)=1.1GHz(PIN MIN為
2009-09-27 10:25:45177

PLL頻率合成器的噪聲基底測(cè)量

PLL頻率合成器的噪聲基底測(cè)量 在無(wú)線(xiàn)應(yīng)用中,相位噪聲是頻率合成器的關(guān)鍵性能參數(shù)。像PHS、GSM和IS-54等相位調(diào)制蜂窩系統(tǒng)的RF系統(tǒng)設(shè)計(jì)均需要低噪聲本地振蕩(L
2010-04-07 15:25:2122

采用DDS+PLL技術(shù)實(shí)現(xiàn)的L波段頻率合成

直接數(shù)字合成(DDS)是近年發(fā)展起來(lái)的一種新型合成技術(shù),有頻率分辨率高,轉(zhuǎn)換時(shí)間短,相位噪聲低等特點(diǎn),與鎖相合成技術(shù)PLL)配合,可以設(shè)計(jì)出頻帶寬、分辨率高的頻率
2010-08-04 15:57:030

基于FPGA的PLL頻率合成

應(yīng)用FPGA,采用PLL頻率合成技術(shù),結(jié)合教學(xué)實(shí)驗(yàn)平臺(tái)的需要,設(shè)計(jì)出了一個(gè)整數(shù)/半整數(shù)頻率合成器,輸出范圍為1kHz~999.5kHz,步進(jìn)頻率可達(dá)到0.5kHz。與以前的教學(xué)實(shí)驗(yàn)裝置相比,系統(tǒng)在性能指
2010-09-01 09:43:3445

80M~1.2G頻帶PLL頻率合成

80M~120MHz頻帶PLL頻率合成器圖27-1為使用PLL IC TC9122(東芝)之80~120MHz的
2008-08-17 16:16:502106

采用PLL頻率合成器電路圖

采用PLL頻率合成器電路圖
2009-07-20 11:38:291118

ADI推出的 ADF4158 PLL 合成

ADI推出的 ADF4158 PLL 合成器 ADI最新推出的 ADF4158 PLL 合成器,可靈活 、高性?xún)r(jià)比地實(shí)現(xiàn) FMCW (頻率調(diào)制連續(xù)波)雷達(dá)系統(tǒng)。FMCW 雷達(dá)系統(tǒng)廣泛應(yīng)用于汽車(chē)、航空、軍事、工業(yè)
2010-01-13 11:38:551287

DDS+PLL高性能頻率合成器的設(shè)計(jì)方案

DDS+PLL高性能頻率合成器的設(shè)計(jì)方案 頻率合成理論自20世紀(jì)30年代提出以來(lái),已取得了迅速的發(fā)展,逐漸形成了直接頻率合成技術(shù)、鎖相頻率合成技術(shù)、直接數(shù)字式頻率
2010-04-17 15:22:133209

與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成

與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路 電路的功能
2010-05-15 11:24:411452

針對(duì)RF設(shè)計(jì)的新版PLL頻率合成器設(shè)計(jì)軟件

針對(duì)RF設(shè)計(jì)的新版PLL頻率合成器設(shè)計(jì)軟件 ADI全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商,和提供覆蓋整個(gè)RF信號(hào)鏈的RF IC功能模塊的全球領(lǐng)導(dǎo)者,最
2010-05-24 11:21:08731

PLL頻率合成器的雜散性能分析

雜散抑制是PLL 頻率合成器的幾個(gè)關(guān)鍵指標(biāo)之一。在實(shí)際設(shè)計(jì)中,雜散的輸出種類(lèi)比較多,產(chǎn)生的原因也各不一樣,但是它們中的大多數(shù)并不常見(jiàn)。首先從雜散的基本概念出發(fā),詳細(xì)地介紹了
2011-09-01 16:34:5668

ADF4xxx系列PLL頻率合成器的鎖定檢測(cè)

ADF4xxx系列PLL頻率合成器的鎖定檢測(cè)
2011-11-29 15:37:1738

一種X波段頻率合成器的設(shè)計(jì)方案

在非相參雷達(dá)測(cè)試系統(tǒng)中,頻率合成技術(shù)是其中的關(guān)鍵技術(shù).針對(duì)雷達(dá)測(cè)試系統(tǒng)的要求,介紹了一種用DDS激勵(lì)PLL的X波段頻率合成器的設(shè)計(jì)方案。文中給出了主要的硬件選擇及具體電路設(shè)
2012-06-28 17:33:3939

基于多環(huán)鎖相寬帶細(xì)步進(jìn)頻率合成器的設(shè)計(jì)

為了滿(mǎn)足寬頻段、細(xì)步進(jìn)頻率綜合器的工程需求,對(duì)基于多環(huán)鎖相的頻率合成器進(jìn)行了分析和研究。在對(duì)比傳統(tǒng)單環(huán)鎖相技術(shù)基礎(chǔ)上,介紹了采用DDS+PLL多環(huán)技術(shù)實(shí)現(xiàn)寬帶細(xì)步進(jìn)頻綜,輸
2013-04-27 16:26:5148

DDS-PLL組合跳頻頻率合成

DDS-PLL組合跳頻頻率合成器,有需要的都可以看看。
2016-07-20 15:48:5742

DDS-PLL組合跳頻頻率合成

學(xué)習(xí)單片機(jī)電路圖的很好的資料——DDS-PLL組合跳頻頻率合成
2016-11-03 15:15:390

分?jǐn)?shù)頻率合成器的鎖相環(huán)(PLL)偏離整數(shù)通道的頻率點(diǎn)雜散問(wèn)題

您曾設(shè)計(jì)過(guò)具有分?jǐn)?shù)頻率合成器的鎖相環(huán)(PLL)嗎?這種合成器在整數(shù)通道上看起來(lái)很棒,但在只稍微偏離這些整數(shù)通道的頻率點(diǎn)上雜散就會(huì)變得高很多,是吧?如果是這樣的話(huà),您就已經(jīng)遇到過(guò)整數(shù)邊界雜散現(xiàn)象了 該現(xiàn)象發(fā)生在載波的偏移距離等于到最近整數(shù)通道的距離時(shí)。
2017-04-08 03:56:114188

基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分 辨率、低雜散、寬頻段頻率合成器,并對(duì)該頻率合成器進(jìn)行了分析
2017-10-27 17:54:218

基于DDS的PLL高性能頻率合成器設(shè)計(jì)實(shí)現(xiàn)

的發(fā)展,逐漸形成了直接頻率合成技術(shù)、鎖相頻率合成技術(shù)、直接數(shù)字式頻率合成技術(shù)三種基本頻率合成方法。直接頻率合成技術(shù)原理簡(jiǎn)單,易于實(shí)現(xiàn),頻率轉(zhuǎn)換時(shí)間短,但是頻率范圍受限,且輸出頻譜質(zhì)量差。鎖相頻率合成技術(shù)PLL)具有輸
2017-11-02 10:49:364

高性能頻率合成器的設(shè)計(jì)方案解析

的發(fā)展,逐漸形成了直接頻率合成技術(shù)、鎖相頻率合成技術(shù)、直接數(shù)字式頻率合成技術(shù)三種基本頻率合成方法。直接頻率合成技術(shù)原理簡(jiǎn)單,易于實(shí)現(xiàn),頻率轉(zhuǎn)換時(shí)間短,但是頻率范圍受限,且輸出頻譜質(zhì)量差。鎖相頻率合成技術(shù)PLL)具有輸
2017-11-02 11:56:260

PLL工作原理及鎖相環(huán)頻率合成器的調(diào)試方法介紹

無(wú)線(xiàn)電系統(tǒng)會(huì)因?yàn)楦鞣N各樣的原因而采用基于鎖相環(huán)(PLL技術(shù)頻率合成器。PLL 的好處包括: (1)易于集成到 IC 中。 (2)無(wú)線(xiàn)信道間隔中的靈活性。 (3)可獲得高性能。 (4)頻率合成
2017-11-16 15:28:1315

DDS+PLL頻率合成技術(shù)與應(yīng)用

在現(xiàn)代電子測(cè)量、雷達(dá)、通信系統(tǒng)、電子對(duì)抗等技術(shù)領(lǐng)域中,具有頻率范圍寬,分辨率高,轉(zhuǎn)換快速的多種模式的信號(hào)源是重要和必不可少的。20世紀(jì)70~80年代大都采用鎖相 頻率合成技術(shù) ,實(shí)現(xiàn)頻率范圍為DC
2018-03-17 11:18:006524

頻率合成技術(shù)有哪些_頻率合成技術(shù)的應(yīng)用盤(pán)點(diǎn)

本文首先介紹了頻率合成技術(shù)的發(fā)展過(guò)程,其次介紹了頻率合成技術(shù)有哪些及技術(shù)指標(biāo),最后介紹了頻率合成技術(shù)的優(yōu)缺點(diǎn)及應(yīng)用。
2018-04-28 12:22:0312151

基于FPGA與PLL頻率合成技術(shù)設(shè)計(jì)的整數(shù)/半整數(shù)頻率合成

頻率合成器主要有直接式、鎖相式、直接數(shù)字式和混合式4種。目前,鎖相式和數(shù)字式容易實(shí)現(xiàn)系列化、小型化、模塊化和工程化,性能也越來(lái)越好,已逐步成為最為典型和廣泛的應(yīng)用頻率合成器[1]。本文主要采用集成鎖相環(huán)PLLphase-Lockde Loop芯片CD4046,運(yùn)用FPGA來(lái)實(shí)現(xiàn)PLL頻率合成器。
2019-01-07 09:52:003076

小數(shù)N分頻鎖相環(huán)頻率合成器的介紹

PLL頻率合成器和ADIsimFrequencyPlanner
2019-07-01 06:12:003764

鎖相環(huán)頻率合成器和分立式頻率合成器的詳細(xì)對(duì)比

幾乎每個(gè)RF和微波系統(tǒng)都需要頻率合成器。頻率合成器產(chǎn)生本振信號(hào)以驅(qū)動(dòng)混頻器、調(diào)制器、解調(diào)器及其他許多RF和。頻率合成器常被視為系統(tǒng)的心跳,創(chuàng)建方法之一是使用鎖相環(huán)(PLL頻率合成器。傳統(tǒng)
2020-10-15 10:43:008

PLL頻率合成器應(yīng)該如何選擇

利用頻率合成器,你可以產(chǎn)生單一參考頻率的各種不同倍數(shù)的輸出頻率。其主要應(yīng)用是為RF信號(hào) 的上變頻和下變頻產(chǎn)生本振(LO)信號(hào)。頻率合成器在鎖相環(huán)(PLL)中工作,其中鑒頻鑒相器(PFD)將反饋頻率
2020-10-12 10:43:000

PLL頻率合成器的主要構(gòu)建模塊詳細(xì)資料說(shuō)明

PLL 頻率合成器基本構(gòu)建模塊 PLL 頻率合成器可以從多個(gè)基本構(gòu)建模塊的角度來(lái)考察。我們?cè)谇懊嬉呀?jīng)提到過(guò)這個(gè)問(wèn)題,下面將更加詳細(xì)地進(jìn)行探討:鑒頻鑒相器(PFD) 參考計(jì)數(shù)器(R) 反饋計(jì)數(shù)器
2020-12-03 01:47:0021

UG-092: ADF4001 PLL頻率合成器評(píng)估板

UG-092: ADF4001 PLL頻率合成器評(píng)估板
2021-03-19 12:32:515

UG-167:針對(duì)ADF4153小數(shù)N分頻PLL頻率合成器的評(píng)估板

UG-167:針對(duì)ADF4153小數(shù)N分頻PLL頻率合成器的評(píng)估板
2021-03-19 12:42:5211

UG-164:針對(duì)PLL頻率合成器的1750 MHz評(píng)估板用戶(hù)指南

UG-164:針對(duì)PLL頻率合成器的1750 MHz評(píng)估板用戶(hù)指南
2021-03-19 12:49:224

UG-158: 7.5 GHz PLL頻率合成器評(píng)估板

UG-158: 7.5 GHz PLL頻率合成器評(píng)估板
2021-03-20 09:48:412

UG-161:PLL頻率合成器評(píng)估板

UG-161:PLL頻率合成器評(píng)估板
2021-03-20 09:54:346

UG-160: 整數(shù)N分頻PLL頻率合成器評(píng)估板

UG-160: 整數(shù)N分頻PLL頻率合成器評(píng)估板
2021-03-20 10:17:596

ADF4155:整數(shù)N/小數(shù)N分頻PLL頻率合成

ADF4155:整數(shù)N/小數(shù)N分頻PLL頻率合成
2021-03-20 17:01:5711

AN-873: ADF4xxx系列PLL頻率合成器的鎖定檢測(cè)

AN-873: ADF4xxx系列PLL頻率合成器的鎖定檢測(cè)
2021-03-21 09:34:206

ADF41020:18 GHz微波PLL頻率合成

ADF41020:18 GHz微波PLL頻率合成
2021-03-21 10:16:1110

ADF4107:PLL頻率合成器數(shù)據(jù)表

ADF4107:PLL頻率合成器數(shù)據(jù)表
2021-04-14 09:44:368

ADF4212L:雙低功耗PLL頻率合成器數(shù)據(jù)表

ADF4212L:雙低功耗PLL頻率合成器數(shù)據(jù)表
2021-04-22 19:18:025

ADF4196:低相位噪聲、快速建立、6 GHz PLL頻率合成器數(shù)據(jù)表

ADF4196:低相位噪聲、快速建立、6 GHz PLL頻率合成器數(shù)據(jù)表
2021-04-23 17:13:011

ADF4206/ADF4208:雙射頻PLL頻率合成器數(shù)據(jù)表

ADF4206/ADF4208:雙射頻PLL頻率合成器數(shù)據(jù)表
2021-04-26 08:11:587

ADF4193:低相位噪聲、快速建立PLL頻率合成器數(shù)據(jù)表

ADF4193:低相位噪聲、快速建立PLL頻率合成器數(shù)據(jù)表
2021-04-27 21:07:313

ADF4106:PLL頻率合成器數(shù)據(jù)表

ADF4106:PLL頻率合成器數(shù)據(jù)表
2021-04-29 08:52:3612

ADF4108:PLL頻率合成器數(shù)據(jù)表

ADF4108:PLL頻率合成器數(shù)據(jù)表
2021-05-19 18:23:2713

CN0232 將集成VCO和外部PLL電路的頻率合成器雜散輸出降至最低

圖1所示電路使用帶集成式VCO和外部PLL的ADF4350頻率合成器,通過(guò)隔離PLL頻率合成器電路與VCO電路將雜散輸出降至最低。集成PLL和VCO的器件可從數(shù)字PLL電路饋通至VCO,由于PLL
2021-05-28 17:50:577

直接數(shù)字頻率合成技術(shù)(DDS+PLL)

直接數(shù)字頻率合成技術(shù)(DDS+PLL)資料下載。
2021-06-07 14:41:5438

ADF4107 PLL頻率合成器數(shù)據(jù)表

ADF4107 PLL頻率合成器數(shù)據(jù)表
2021-06-18 10:01:577

基于鎖相環(huán)(PLL)的頻率合成器設(shè)計(jì)

鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng),振蕩器信號(hào)跟蹤施加的頻率或相位調(diào)制信號(hào)是否具有正確的頻率和相位。需要從固定低頻率信號(hào)生成穩(wěn)定的高輸出頻率時(shí),或者需要頻率快速變化時(shí),都可以使用PLL。典型應(yīng)用包括采用高頻率、電信和測(cè)量技術(shù)實(shí)現(xiàn)濾波、調(diào)制和解調(diào),以及實(shí)現(xiàn)頻率合成。
2022-06-13 16:14:353319

單芯片直接數(shù)字頻率合成與模擬PLL的比較

新的集成完整DDS產(chǎn)品為敏捷頻率合成應(yīng)用提供了一種有吸引力的模擬PLL替代方案。長(zhǎng)期以來(lái),直接數(shù)字頻率合成 (DDS) 一直被認(rèn)為是生成高精度、頻率捷變(寬范圍內(nèi)可快速變化的頻率)、低失真輸出波形的卓越技術(shù)
2023-01-30 09:51:571148

咨詢(xún)應(yīng)用工程師:PLL頻率合成

頻率合成器在鎖相環(huán) (PLL) 中工作,其中相位/頻率檢測(cè)器 (PFD) 將反饋頻率與參考頻率的分頻版本進(jìn)行比較(圖 1)。PFD的輸出電流脈沖經(jīng)過(guò)濾波和積分以產(chǎn)生電壓。該電壓驅(qū)動(dòng)外部壓控振蕩器 (VCO) 增加或降低輸出頻率,從而將 PFD 的平均輸出驅(qū)動(dòng)至零。
2023-02-03 10:50:09733

pll頻率合成器工作原理與pll頻率合成器的原理圖解釋

頻率信號(hào)(經(jīng)過(guò)加減乘除四則運(yùn)算),產(chǎn)生同樣高穩(wěn)定度和高精度的大量離散頻率技術(shù)。根據(jù)頻率合成原理所組成的設(shè)備或儀器稱(chēng)為頻率合成器。 pll是鎖相環(huán) (phase locked loop),pll是一種用于鎖定相位的環(huán)路。鎖相環(huán)的控制量是信號(hào)的頻率和相位。它是一
2023-02-24 18:19:528271

咨詢(xún)應(yīng)用工程師:PLL頻率合成

頻率合成器在鎖相環(huán) (PLL) 中工作,其中相位/頻率檢測(cè)器 (PFD) 將反饋頻率與參考頻率的分頻版本進(jìn)行比較(圖 1)。PFD的輸出電流脈沖經(jīng)過(guò)濾波和積分以產(chǎn)生電壓。該電壓驅(qū)動(dòng)外部壓控振蕩器 (VCO) 增加或降低輸出頻率,從而將 PFD 的平均輸出驅(qū)動(dòng)至零。
2023-06-17 14:59:01792

如何調(diào)試鎖相環(huán)頻率合成器?

如何調(diào)試鎖相環(huán)頻率合成器?? 鎖相環(huán)頻率合成器(PLL)是電路中常見(jiàn)的一個(gè)模塊,用于生成穩(wěn)定的高精度頻率信號(hào)。PLL的核心部分是相位檢測(cè)器和環(huán)路濾波器,其主要工作原理是通過(guò)不斷調(diào)整反饋回來(lái)的參考信號(hào)
2023-09-02 15:06:37504

一種用DDS激勵(lì)PLL的X波段頻率合成器的設(shè)計(jì)方案

電子發(fā)燒友網(wǎng)站提供《一種用DDS激勵(lì)PLL的X波段頻率合成器的設(shè)計(jì)方案.pdf》資料免費(fèi)下載
2023-10-24 09:10:264

信路達(dá) 時(shí)鐘發(fā)生器/PLL頻率合成器 XL555數(shù)據(jù)手冊(cè)

時(shí)鐘發(fā)生器/PLL頻率合成器SOP-82~15V2MHz封裝:SOP-8
2022-08-19 15:57:463

已全部加載完成