數(shù)模轉(zhuǎn)換芯片AD9772A的特點(diǎn)及其應(yīng)用

數(shù)模轉(zhuǎn)換芯片AD9772A的特點(diǎn)及其應(yīng)用

在介紹數(shù)模轉(zhuǎn)換芯片AD9772A的基礎(chǔ)上，詳細(xì)描述了AD9772A的兩大特點(diǎn)。結(jié)合實(shí)際工程，給出了芯片的一種應(yīng)用方案，提供了一些調(diào)試經(jīng)驗(yàn)。
??? 關(guān)鍵詞：數(shù)模轉(zhuǎn)換，鎖相環(huán)，內(nèi)插濾波，WCDMA

　
　　AD9772A是ADI公司推出的一款高速、寬帶的數(shù)模轉(zhuǎn)換器（DAC），采用單電源供電、內(nèi)插過采樣，最高支持160 MSPS的輸入數(shù)據(jù)速率。在提供充分動(dòng)態(tài)輸入范圍情況下，可以最優(yōu)的重構(gòu)產(chǎn)生基帶和中頻波形。CMOS工藝制造，片內(nèi)集成了帶有2倍內(nèi)插濾波器和鎖相環(huán)路的低失真DAC，鎖相環(huán)路提供了所有片內(nèi)所需時(shí)鐘和控制信號(hào)?；谕獠糠€(wěn)定時(shí)鐘源考慮，AD9772A為時(shí)鐘提供了靈活的輸入管腳，既可支持單端形式輸入時(shí)鐘，也可支持差分時(shí)鐘輸入；模擬輸出也有兩個(gè)差分電流輸出管腳，為AD9772A應(yīng)用拓寬了空間。

1　AD9772A內(nèi)部結(jié)構(gòu)
　　AD9772A內(nèi)部模塊依據(jù)功能可以劃分為：時(shí)鐘產(chǎn)生和控制模塊，輸入鎖存模塊，內(nèi)插濾波模塊，“零填充”模塊，數(shù)模轉(zhuǎn)換模塊以及輸出參考電路。圖1是AD9772A的功能模塊圖。

1．1　時(shí)鐘產(chǎn)生和控制模塊
　　時(shí)鐘產(chǎn)生和控制模塊使用鎖相環(huán)實(shí)現(xiàn)，主要為片內(nèi)各個(gè)功能模塊提供時(shí)鐘和控制信號(hào)，環(huán)路的參數(shù)直接決定了數(shù)模轉(zhuǎn)換的性能。
　　時(shí)鐘產(chǎn)生和控制模塊由差分輸入，相位檢測，環(huán)路濾波（外圍電路配置），壓控振蕩器（VCO），分頻器和時(shí)鐘分配模塊組成。
　　依據(jù)輸入數(shù)據(jù)速率，鎖相環(huán)路有兩種工作模式：當(dāng)輸入數(shù)據(jù)速率大于6 MSPS時(shí)，鎖相環(huán)路工作，相應(yīng)的管腳PLLVDD＝Vcc，PLLCOM＝gnd；當(dāng)數(shù)據(jù)速率小于6 MSPS時(shí)，為了獲得更高的相噪性能，不使用內(nèi)部的鎖相環(huán)路，相應(yīng)的管腳PLLVDD＝PLLCOM＝gnd。
　　無“零填充”時(shí)，參考時(shí)鐘是輸入數(shù)據(jù)速率的2倍；有“零填充”時(shí)，參考時(shí)鐘是輸入數(shù)據(jù)速率的4倍。對(duì)于QPSK調(diào)制來說，當(dāng)使用內(nèi)部鎖相環(huán)時(shí)，鎖相環(huán)路本身可以保證2個(gè)AD9772A芯片時(shí)鐘和數(shù)據(jù)同步；不使用內(nèi)部鎖相環(huán)時(shí)，通過復(fù)位管腳（RESET），能夠?qū)崿F(xiàn)2個(gè)AD9772A芯片時(shí)鐘和數(shù)據(jù)同步。
??? 鎖相環(huán)典型的開機(jī)鎖定時(shí)間是100 ms。
　　時(shí)鐘產(chǎn)生和控制模塊的環(huán)路濾波器和壓控振蕩器模塊由PLLVDD管腳統(tǒng)一供電，時(shí)鐘差分輸入、相位檢測、分頻器和時(shí)鐘分配模塊由CLKVDD管腳統(tǒng)一供電，為了確保最優(yōu)的環(huán)路相位噪聲性能，在設(shè)計(jì)電路時(shí)，要保證PLLVDD和CLKVDD來自相同的“干凈的”模擬電源。是否使用片內(nèi)鎖相環(huán)，可以通過配置PLLVDD管腳實(shí)現(xiàn)，當(dāng)使用內(nèi)部鎖相環(huán)路時(shí)，PLLLOCK表征環(huán)路是否鎖定的信號(hào)，PLLLOCK電平為高，環(huán)路鎖定；PLLLOCK電平處于高和低之間時(shí)，環(huán)路未鎖定。當(dāng)禁止內(nèi)部鎖相環(huán)路時(shí)，PLLLOCK提供了1倍內(nèi)部時(shí)鐘輸出。 　　根據(jù)輸入數(shù)據(jù)速率，分頻器和時(shí)鐘分配模塊的控制管腳配置如表1所示。
1．2　內(nèi)插濾波器
　　AD9772A內(nèi)插濾波器是在兩個(gè)原始抽樣點(diǎn)之間插入1個(gè)零值，然后通過一個(gè)FIR濾波器，插入的零點(diǎn)就可以還原為準(zhǔn)確的內(nèi)插值，提高了時(shí)域分辨率〔1〕。內(nèi)插后的信號(hào)頻譜為原始離散序列譜經(jīng)2倍壓縮后得到的譜，但是得到的頻譜包含了有效頻譜的高頻鏡像，根據(jù)AD9772A的應(yīng)用環(huán)境，合適地選擇低頻頻譜或高頻鏡像。如果保留高頻鏡像，輸出信號(hào)頻率提高了2倍，頻譜結(jié)構(gòu)沒有變化，起到了上變頻的作用。
　　AD9772A的FIR濾波器采用43階對(duì)稱濾波器實(shí)現(xiàn)，阻帶可以達(dá)到73 dB的衰減。如果系統(tǒng)需要在寬帶內(nèi)獲得更高的動(dòng)態(tài)范圍，AD9772A必須工作在基帶方式下，相應(yīng)的管腳MOD0＝gnd，F(xiàn)IR內(nèi)插濾波器表現(xiàn)為低通特性，輸入數(shù)據(jù)頻譜到第一個(gè)鏡像頻譜的距離增加，有利于模擬低通濾波器的設(shè)計(jì)?；鶐Ｊ较率褂谩傲闾畛洹?，相應(yīng)的管腳MOD1＝Vcc，雖然頻譜的通帶更加平坦，但是無雜散動(dòng)態(tài)范圍（SFDR）減小，阻帶抑制不夠，信噪比（SNR）減小。AD9772A工作在中頻模式下時(shí)，MOD0＝Vcc，F(xiàn)IR內(nèi)插濾波器表現(xiàn)為高通特性，當(dāng)中頻超過輸入數(shù)據(jù)速率，必須使用“零填充”，增加通帶的范圍。
　　輸入時(shí)鐘經(jīng)過信號(hào)產(chǎn)生和控制模塊送給各個(gè)功能子模塊，輸入數(shù)據(jù)經(jīng)過一級(jí)鎖存，進(jìn)入2倍內(nèi)插濾波器和“零填充”，增加了DAC的更新速度，使后繼電路容易設(shè)計(jì)，內(nèi)插和填充后的數(shù)據(jù)送入模數(shù)轉(zhuǎn)換器，完成數(shù)字信號(hào)到模擬信號(hào)的變換。
2　AD9772A在WCDMA發(fā)送電路中的應(yīng)用
　　WCDMA（寬帶碼分多址）系統(tǒng)基站發(fā)送物理信道多，數(shù)據(jù)動(dòng)態(tài)范圍較大，AD9772A提供了14位輸入管腳、0．1dB的帶內(nèi)波動(dòng)、73dB的帶外衰減和高達(dá)74dB的SFDR，通過與模擬低通濾波器的配合，能夠獲得失真和噪聲性能很好的基帶模擬信號(hào)，可以滿足基帶發(fā)射性能指標(biāo)。AD9772A應(yīng)用時(shí)，應(yīng)該從系統(tǒng)的角度設(shè)計(jì)AD9772A的參數(shù)，這些參數(shù)包括：輸入數(shù)據(jù)速率、時(shí)鐘頻率、復(fù)位信號(hào)、鎖相環(huán)路、模式配置、分頻比和參考電阻等。圖4是WCDMA基站部分發(fā)送電路功能框圖。
2．1　電路設(shè)計(jì)
　　為了獲得“干凈”的基帶信號(hào)，做印刷電路板（PCB）時(shí)，模擬電路部分和數(shù)字電路部分盡量集中，不能交叉布線。而AD9772A輸入是數(shù)字信號(hào)，輸出是模擬信號(hào)，芯片中同時(shí)存在數(shù)字電壓、數(shù)字地、模擬電壓和模擬地，芯片各個(gè)功能模塊由不同電源供電，對(duì)這些信號(hào)處理時(shí)，要遵循以下原則：片內(nèi)鎖相環(huán)路工作時(shí)，PLLVDD＝CLKVDD＝3．1V～3．5V；DVDD1－2＝CLKVDD±0．3V。
　　數(shù)模轉(zhuǎn)換部分受電源紋波的影響較大，經(jīng)過穩(wěn)壓器的電源一定要濾掉電源紋波后才可以加到DAC的5個(gè)電源輸入管腳。一般的措施是電源和相應(yīng)地之間加幾個(gè)不等值的濾波電容，濾掉不同頻率的紋波。
2．2　輸入數(shù)據(jù)速率和時(shí)鐘頻率
　　AD9772A的輸入數(shù)據(jù)和時(shí)鐘不僅僅要滿足工作時(shí)序的要求，同時(shí)要根據(jù)后繼電路設(shè)計(jì)參數(shù)以及系統(tǒng)要求的一些參數(shù)來決定。對(duì)于WCDMA的BTS（基站）基帶發(fā)送電路來說，電路板上共有4類時(shí)鐘資源，3．84 MHz，7．68 MHz，15．36 MHz，30．72 MHz。從頻域看，內(nèi)插濾波器的輸出是以DAC頻率為周期頻譜，π的位置是時(shí)鐘頻率，且DAC頻率為時(shí)鐘頻率的2倍，擴(kuò)頻信號(hào)的帶寬為3．84 MHz。DAC輸出信號(hào)經(jīng)過寬帶運(yùn)算放大器和模擬低通濾波器送給模擬調(diào)制模塊。為了盡可能保留基帶譜和有效抑制帶外頻譜，模擬低通濾波器選用SCLF－5。SCLF－5的通帶截止頻率是5 MHz，3 dB帶寬5．8 MHz，8 MHz～10 MHz內(nèi)只能達(dá)到大于20 dB的衰減，10 MHz～200 MHz內(nèi)可以達(dá)到大于40 dB的衰減，BTS基帶發(fā)送擴(kuò)頻信號(hào)的帶寬是5 MHz。根據(jù)以上參數(shù)，選擇時(shí)鐘頻率為15．36MHz。
2．3　內(nèi)插濾波器對(duì)輸入數(shù)據(jù)的要求
　　輸入數(shù)據(jù)的動(dòng)態(tài)范圍不夠時(shí)，例如，BPSK調(diào)制系統(tǒng)中，信號(hào)線、高電壓和地三種資源如何分配到AD9772A的14位輸入管腳，對(duì)重構(gòu)模擬信號(hào)的周期頻譜影響很大。主要原因是內(nèi)插時(shí)，內(nèi)插濾波器能否插出準(zhǔn)確的值。當(dāng)輸入數(shù)據(jù)的最大值接近16383時(shí)，對(duì)兩個(gè)輸入數(shù)據(jù)最大值之間的插值就不能夠通過內(nèi)插濾波器得到，內(nèi)插出現(xiàn)錯(cuò)誤，重構(gòu)信號(hào)頻譜如圖5所示。
　　上述仿真是在采樣速率為15．36 MHz，信號(hào)帶寬4．08 MHz的條件下獲得的。第一個(gè)仿真圖是輸入數(shù)據(jù)的最大值太大時(shí)，輸出信號(hào)的頻譜。很顯然，在周期頻譜之間存在很大的能量譜，這部分譜經(jīng)過模擬低通濾波器濾不掉，導(dǎo)致系統(tǒng)性能下降。第二個(gè)仿真圖是輸入數(shù)據(jù)的最大值適中時(shí)，輸出信號(hào)的頻譜，符合要求，模擬低通濾波器可以將基帶譜提取出來。根據(jù)仿真結(jié) 果，輸入數(shù)據(jù)沒有豐富的動(dòng)態(tài)范圍時(shí)，要使其輸入數(shù)據(jù)集中在中值附近，上下波動(dòng)是最大值的1／4。
3　結(jié)束語
　　AD9772A最高支持160MSPS的數(shù)模轉(zhuǎn)換速率，提供了寬廣的動(dòng)態(tài)輸入范圍，特別適合應(yīng)用在寬帶通信系統(tǒng)中。AD9772A采用48管腳的低四方扁平封裝（LQFP），工業(yè)級(jí)溫度系數(shù)，占用印刷電路板空間小，適應(yīng)環(huán)境能力強(qiáng)。
　　AD9772A可以直接處理低中頻信號(hào)，在軟件無線電方面也有一定的應(yīng)用。

1　楊小牛，樓才藝，徐建良著．軟件無線電原理與應(yīng)用．北京：電子工業(yè)出版社，2002：21～26