本文介紹了如何準(zhǔn)確地估算采樣時(shí)鐘抖動(dòng),以及如何計(jì)算正確的上下整合邊界。
2012-04-01 10:19:381666 本文即第2部分中,這種組合抖動(dòng)將用于計(jì)算ADC的信噪比 (SNR),之后將其與實(shí)際測(cè)量情況進(jìn)行比較。
2012-05-07 11:31:221428 本系列文章共有三部分,第 1 部分重點(diǎn)介紹如何準(zhǔn)確地估算某個(gè)時(shí)鐘源的抖動(dòng),以及如何將其與 ADC 的孔徑抖動(dòng)組合。在第 2 部分中,該組合 抖動(dòng) 將用于計(jì)算 ADC 的 SRN,然后將其與實(shí)際
2012-05-07 11:37:302668 為了正確理解時(shí)鐘相關(guān)器件的抖動(dòng)指標(biāo)規(guī)格,同時(shí)選擇抖動(dòng)性能適合系統(tǒng)應(yīng)用的時(shí)鐘解決方案,本文詳細(xì)介紹了如何理解兩種類型時(shí)鐘驅(qū)動(dòng)器的抖動(dòng)參數(shù),以及從鎖相環(huán)輸出噪聲特性理解時(shí)鐘器件作為合成器、抖動(dòng)濾除功能時(shí)的噪聲特性。
2013-06-21 15:40:4114342 抖動(dòng)一般定義為信號(hào)在某特定時(shí)刻相對(duì)于其理想位置的短期偏移。這個(gè)短期偏移在時(shí)域的表現(xiàn)形式為抖動(dòng)(下文的抖動(dòng)專指時(shí)域抖動(dòng)),在頻域的表現(xiàn)形式為相噪。本文主要探討下時(shí)鐘抖動(dòng)和相噪以及其測(cè)量方法,以及兩者之間的關(guān)系。
2016-01-18 10:54:1124276 今天我們將討論時(shí)鐘如何影響精密 ADC,涉及時(shí)鐘抖動(dòng)、時(shí)鐘互調(diào)和時(shí)鐘的最佳 PCB 布局實(shí)踐。
2023-04-11 09:13:22645 時(shí)鐘抖動(dòng)技術(shù)適合于各種周期性的脈沖信號(hào),典型的是電力電子設(shè)備中的PWM電壓和數(shù)字電路中的時(shí)鐘信號(hào)。
2023-09-11 10:55:34503 時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱為時(shí)鐘抖動(dòng),簡(jiǎn)稱抖動(dòng)
2023-11-08 15:08:01892 對(duì)高速信號(hào)進(jìn)行高分辨率的數(shù)字化處理需審慎選擇時(shí)鐘,才不至于使其影響模數(shù)轉(zhuǎn)換器(ADC)的性能。那么時(shí)鐘抖動(dòng)會(huì)對(duì)高速ADC的性能有什么影響呢?
2021-04-08 06:00:04
在本文中,我們將討論抖動(dòng)傳遞及其性能,以及相位噪聲測(cè)量技術(shù)的局限性。 時(shí)鐘抖動(dòng)和邊沿速率 圖1顯示了由一個(gè)通用公式表述的三種波形。該公式包括相位噪聲項(xiàng)“φ(t)”和幅度噪聲項(xiàng)“λ(t)。對(duì)評(píng)估的三個(gè)
2022-11-23 07:59:49
轉(zhuǎn)時(shí)鐘抖動(dòng)的理解
2016-10-05 12:08:25
很多人都知道,抖動(dòng)(這是時(shí)鐘邊沿不確定性)是不好的現(xiàn)象,其不僅可導(dǎo)致噪聲增加,而且還會(huì)降低數(shù)據(jù)轉(zhuǎn)換器的有效位數(shù) (ENOB)。例如,如果系統(tǒng)需要 100MHz 14(最小值)位的 ENOB,我們
2022-11-21 07:26:27
上升沿。圖1 —LMK03806(具有時(shí)鐘發(fā)生器、時(shí)鐘分頻器和驅(qū)動(dòng)器)的方框圖因此,您下次設(shè)計(jì)采樣系統(tǒng)時(shí),別忘了考慮時(shí)鐘抖動(dòng)性能,因?yàn)檫@會(huì)影響整體動(dòng)態(tài)范圍。其它資源:閱讀我們的最新博客系列《定時(shí)決定一切
2018-09-13 14:18:06
時(shí)鐘抖動(dòng)引起的采樣噪聲為:
計(jì)算SNR為:
為何這里不像《[MT-001_cn] 揭開公式(SNR = 6.02N + 1.76dB)的神秘面紗,以及為什么我們要予以關(guān)注》文章里那樣,信號(hào)用
2023-12-01 08:30:52
采樣時(shí)鐘考量在高性能采樣數(shù)據(jù)系統(tǒng)中,應(yīng)使用低相位噪聲晶體振蕩器產(chǎn)生ADC(或DAC)采樣時(shí)鐘,因?yàn)?b class="flag-6" style="color: red">采樣時(shí)鐘抖動(dòng)會(huì)調(diào)制模擬輸入/輸出信號(hào),并提高噪聲和失真底。采樣時(shí)鐘發(fā)生器應(yīng)與高噪聲數(shù)字電路隔離
2014-11-20 10:58:30
本文為高速數(shù)據(jù)轉(zhuǎn)換器提供了一個(gè)低抖動(dòng)時(shí)鐘源的參考設(shè)計(jì),目標(biāo)是在時(shí)鐘頻率高達(dá)2GHz時(shí),邊沿間抖動(dòng)《 100fs。對(duì)于1GHz模擬輸出頻率,所產(chǎn)生的抖動(dòng)信噪比SNR為:-20 × log(2 × π × f × tj) = -64dB。
2021-04-15 06:28:19
DN1013- 了解時(shí)鐘抖動(dòng)對(duì)高速ADC的影響
2019-07-17 06:41:39
的上升時(shí)間(A)、下降時(shí)間(B)、失真(C)、信噪比(D)、抖動(dòng)(E)、采樣最佳時(shí)間(F)。3. 總結(jié)使用數(shù)字波形作為時(shí)鐘信號(hào),時(shí)鐘信號(hào)具有固定周期,在數(shù)據(jù)傳輸過程中同步數(shù)字信號(hào)發(fā)射器和接收器。時(shí)鐘
2019-06-12 08:00:00
如何推導(dǎo)ADC的SNR?如何準(zhǔn)確地估算某個(gè)時(shí)鐘源的抖動(dòng)?如何將其與ADC的孔徑抖動(dòng)組合?
2021-05-13 06:17:20
采樣時(shí)鐘抖動(dòng)對(duì)ADC信噪比的性能有什么影響?如何實(shí)現(xiàn)低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)?
2021-04-14 06:49:20
。這工作正常,直到我決定董事會(huì)所做的測(cè)量不夠準(zhǔn)確(在時(shí)間軸上)。因此,我將生成的時(shí)鐘使能信號(hào)(2MHz)輸出到IO-Pin,并使用示波器測(cè)量頻率抖動(dòng)。抖動(dòng)似乎具有高斯分布,標(biāo)準(zhǔn)偏差約為28ns。我還測(cè)量
2020-08-19 06:09:57
高信噪比=低ADC孔徑抖動(dòng)嗎?在設(shè)計(jì)中,為了避免降低ADC的性能,工程師一般會(huì)采用抖動(dòng)極低的采樣時(shí)鐘。然而,用于產(chǎn)生采樣時(shí)鐘的振蕩器常常用相位噪聲而非時(shí)間抖動(dòng)來描述特性。那么,有木有方法將振蕩器相位噪聲轉(zhuǎn)換為時(shí)間抖動(dòng)呢?
2019-08-13 06:27:54
。圖14.圖中顯示了眼圖的上升時(shí)間(A)、下降時(shí)間(B)、失真(C)、信噪比(D)、抖動(dòng)(E)、采樣最佳時(shí)間(F)。3. 總結(jié)使用數(shù)字波形作為時(shí)鐘信號(hào),時(shí)鐘信號(hào)具有固定周期,在數(shù)據(jù)傳輸過程中同步數(shù)字信號(hào)
2016-01-18 15:31:09
需求。作為該最新博客系列的開篇文章,我將幫助您了解如何正確測(cè)量時(shí)鐘緩沖器的附加抖動(dòng)。為什么抖動(dòng)很重要?在當(dāng)今數(shù)據(jù)通信、有線及無線基礎(chǔ)設(shè)施以及其它高速應(yīng)用等高級(jí)系統(tǒng)中,時(shí)鐘抖動(dòng)是整體系統(tǒng)性能的關(guān)鍵因素。要
2018-09-13 14:38:43
和大俠簡(jiǎn)單聊一聊數(shù)字電路設(shè)計(jì)中的抖動(dòng),話不多說,上貨。
既然說到了抖動(dòng),那么什么是抖動(dòng)?那首先我們就來了解一下什么是抖動(dòng)。
一、抖動(dòng)的幾個(gè)重要概念
1、抖動(dòng)的基本概
在理想情況下,一個(gè)頻率固定
2023-06-02 17:53:10
設(shè)計(jì)采樣系統(tǒng)時(shí),關(guān)于時(shí)鐘抖動(dòng)性能如何考慮?抖動(dòng)對(duì)時(shí)鐘采樣系統(tǒng)有何影響?
2021-04-06 06:07:38
的時(shí)鐘源之問題。——Guy Hoover通常,它需要一個(gè)可具有高達(dá) 1nsRMS 抖動(dòng)的函數(shù)發(fā)生器。常常需要采用一個(gè)高質(zhì)量的 RF 發(fā)生器或晶體振蕩器以從 16 或 18 位 ADC 獲得最佳的 SNR
2018-07-19 16:23:22
一塊音視頻處理芯片輸出1080i的數(shù)據(jù)Data及其同步時(shí)鐘Clk,但是時(shí)鐘clk的抖動(dòng)很大,我該如何處理呢?另外,抖動(dòng)很大的時(shí)鐘源能否在后面接入一個(gè)模擬鎖相環(huán)降低時(shí)鐘的抖動(dòng)呢?
2018-11-12 09:12:43
時(shí)鐘抖動(dòng)或結(jié)束時(shí)鐘抖動(dòng)的最佳方法是什么?
2021-03-17 07:04:07
隨著數(shù)據(jù)速率的提高,時(shí)鐘抖動(dòng)分析的需求也在與日俱增。在高速串行數(shù)據(jù)鏈路中,時(shí)鐘抖動(dòng)會(huì)影響發(fā)射機(jī)、傳輸線和接收機(jī)的數(shù)據(jù)抖動(dòng)。保證時(shí)鐘質(zhì)量的測(cè)量也在不斷發(fā)展
2008-12-27 12:24:056 隨著數(shù)據(jù)速率的提高,時(shí)鐘抖動(dòng)分析的需求也在與日俱增。在高速串行數(shù)據(jù)鏈路中,時(shí)鐘抖動(dòng)會(huì)影響發(fā)射機(jī)、傳輸線和接收機(jī)的數(shù)據(jù)抖動(dòng)。保證時(shí)鐘質(zhì)量的測(cè)量也在不斷發(fā)展。目前
2009-07-07 14:01:2120 極高速ADC(>1 GSPS)需要一種低抖動(dòng)的采樣時(shí)鐘,以保持信噪比(SNR)。這些8比特和10比特轉(zhuǎn)換器具有由量化噪聲設(shè)置的最佳情形的噪聲基底。對(duì)滿量程正弦波進(jìn)行采樣的N比特ADC,SNR的
2009-09-30 10:04:0520 介紹了一種用于高速ADC 的低抖動(dòng)時(shí)鐘穩(wěn)定電路。這個(gè)電路由延遲鎖相環(huán)(DLL)來實(shí)現(xiàn)。這個(gè)DLL 有兩個(gè)功能:一是通過把一個(gè)時(shí)鐘沿固定精確延遲半個(gè)周期,再與另一個(gè)沿組成一個(gè)新
2009-11-26 15:55:1528 本文主要討論采樣時(shí)鐘抖動(dòng)對(duì)ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。
2009-11-27 11:24:0715 本文分析了晶振的漂移對(duì)GPS 接收機(jī)的影響,從鎖相環(huán)理論的角度,重點(diǎn)分析了采樣時(shí)鐘抖動(dòng)對(duì)基帶載波跟蹤和偽碼跟蹤性能的影響,并給出一種環(huán)路分級(jí)降帶寬的方法來消除這種
2009-12-19 13:49:5819 高速互聯(lián)鏈路中參考時(shí)鐘的抖動(dòng)分析與測(cè)量
在高速互聯(lián)鏈路中,發(fā)送器的參考工作時(shí)鐘的抖動(dòng)是影響整個(gè)
2010-04-15 14:01:3919 1.8V千兆以太網(wǎng)收發(fā)器低抖動(dòng)時(shí)鐘電路
摘要: 采用新型的高速鑒頻鑒相器(TSPC) 、典型的抗抖動(dòng)的電荷泵和對(duì)稱負(fù)載差分延遲單元,設(shè)計(jì)了0.18μm標(biāo)準(zhǔn)CMOS工藝、1.8V 工作電壓的鎖
2010-06-11 15:35:3018 隨著支持直接IF采樣的更高分辨率數(shù)據(jù)轉(zhuǎn)換器的上市,系統(tǒng)設(shè)計(jì)師在選擇低抖動(dòng)時(shí)鐘電路時(shí),需要在性能/成本之間做出權(quán)衡取舍。許多用于標(biāo)定時(shí)鐘抖動(dòng)的傳統(tǒng)方法都不適用于數(shù)
2010-11-27 17:12:4632 該應(yīng)用筆記提出了超低抖動(dòng)時(shí)鐘合成器的一種設(shè)計(jì)思路,其目標(biāo)是產(chǎn)生2GHz時(shí)鐘時(shí),邊沿之間的抖動(dòng)< 100fs。分析和仿真結(jié)果表明,要達(dá)到這一抖動(dòng)指標(biāo),設(shè)計(jì)難度遠(yuǎn)遠(yuǎn)高于預(yù)期。關(guān)
2009-04-21 23:14:05723 摘要:該應(yīng)用筆記提出了超低抖動(dòng)時(shí)鐘合成器的一種設(shè)計(jì)思路,其目標(biāo)是產(chǎn)生2GHz時(shí)鐘時(shí),邊沿之間的抖動(dòng)< 100fs。分析和仿真結(jié)果表明,要達(dá)到這一抖動(dòng)指標(biāo),設(shè)計(jì)難度遠(yuǎn)遠(yuǎn)高于預(yù)
2009-04-22 09:35:13296 摘要:這是一篇關(guān)于時(shí)鐘(CLK)信號(hào)質(zhì)量的應(yīng)用筆記,介紹如何測(cè)量抖動(dòng)和相位噪聲,包括周期抖動(dòng)、逐周期抖動(dòng)和累加抖動(dòng)。本文還描述了周期抖動(dòng)和相位噪聲譜之間的關(guān)系,并介紹
2009-04-22 10:16:503736 摘要:該應(yīng)用筆記提出了超低抖動(dòng)時(shí)鐘合成器的一種設(shè)計(jì)思路,其目標(biāo)是產(chǎn)生2GHz時(shí)鐘時(shí),邊沿之間的抖動(dòng)< 100fs。分析和仿真結(jié)果表明,要達(dá)到這一抖動(dòng)指標(biāo),設(shè)計(jì)難度遠(yuǎn)遠(yuǎn)高于預(yù)
2009-04-25 09:54:26482 摘要:該應(yīng)用筆記提出了超低抖動(dòng)時(shí)鐘合成器的一種設(shè)計(jì)思路,其目標(biāo)是產(chǎn)生2GHz時(shí)鐘時(shí),邊沿之間的抖動(dòng)< 100fs。分析和仿真結(jié)果表明,要達(dá)到這一抖動(dòng)指標(biāo),設(shè)計(jì)難度遠(yuǎn)遠(yuǎn)高于預(yù)
2009-05-08 10:19:03431 理解不同類型的時(shí)鐘抖動(dòng)
抖動(dòng)定義為信號(hào)距離其理想位置的偏離。本文將重點(diǎn)研究時(shí)鐘抖動(dòng),并探討下面幾種類型的時(shí)鐘抖動(dòng):相鄰周期抖動(dòng)、周期抖動(dòng)、時(shí)間間隔誤
2010-01-06 11:48:111608 您在使用一個(gè)高速模數(shù)轉(zhuǎn)換器 (ADC) 時(shí),總是期望性能能夠達(dá)到產(chǎn)品說明書載明的信噪比 (SNR) 值,這是很正常的事情。您在測(cè)試 ADC 的 SNR 時(shí),您可能會(huì)連接一個(gè)低抖動(dòng)時(shí)鐘器
2010-12-25 09:46:422870 您在使用一個(gè)高速模數(shù)轉(zhuǎn)換器 (ADC) 時(shí),總是期望性能能夠達(dá)到產(chǎn)品說明書載明的信噪比 (SNR) 值,這是很正常的事情。您在測(cè)試 ADC 的 SNR 時(shí),您可能會(huì)連接一個(gè)低抖動(dòng)時(shí)鐘器件到
2011-01-05 10:44:481284 去抖動(dòng)延時(shí)可調(diào)鍵盤電路的設(shè)計(jì) 摘要 鍵盤電路設(shè)計(jì)中,選用不同的開關(guān),對(duì)鍵盤去抖動(dòng)延時(shí)時(shí)間長(zhǎng)短要求就不同。文章給出了一 個(gè)基于CPLD/FPGA 設(shè)計(jì)的具有去抖動(dòng)延時(shí)時(shí)間任意可調(diào)的鍵盤電路設(shè)計(jì),通過調(diào)整外輸入時(shí)鐘脈沖 周期的大小來調(diào)整去抖動(dòng)延時(shí)時(shí)間的長(zhǎng)短
2011-01-24 15:19:280 模數(shù)和數(shù)模轉(zhuǎn)換器采樣時(shí)鐘內(nèi)的抖動(dòng)會(huì)對(duì)可實(shí)現(xiàn)的最大信噪比造成限制(參見參考文獻(xiàn)部分van de Plassche著《集成模數(shù)和數(shù)模轉(zhuǎn)換器》)。本應(yīng)用筆記闡述了相位噪聲和抖動(dòng)的定義,繪制
2011-11-24 14:31:5575 時(shí)鐘抖動(dòng)時(shí)域分析(下):
2012-05-08 15:26:2529 如果明智地選擇時(shí)鐘,一份簡(jiǎn)單的抖動(dòng)規(guī)范幾乎是不夠的。而重要的是,你要知道時(shí)鐘噪聲的帶寬和頻譜形狀,才能在采樣過程中適當(dāng)?shù)貙⑺鼈兛紤]進(jìn)去。很多系統(tǒng)設(shè)計(jì)師對(duì)數(shù)據(jù)轉(zhuǎn)換器
2012-05-08 15:29:0047 介紹 此應(yīng)用筆記側(cè)重于不同類型的時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)是從它的時(shí)鐘邊沿偏差理想的位置。了解時(shí)鐘抖動(dòng)非常重要在應(yīng)用中,因?yàn)樗鹬P(guān)鍵作用,在時(shí)間預(yù)算一個(gè)系統(tǒng)。 隨著系統(tǒng)數(shù)據(jù)速率的增加,定時(shí)抖動(dòng)成為關(guān)鍵
2017-04-01 16:13:186 很多人都知道,抖動(dòng)(這是時(shí)鐘邊沿不確定性)是不好的現(xiàn)象,其不僅可導(dǎo)致噪聲增加,而且還會(huì)降低數(shù)據(jù)轉(zhuǎn)換器的有效位數(shù) (ENOB)。例如,如果系統(tǒng)需要 100MHz 14(最小值)位的 ENOB,我們
2017-04-08 04:51:231266 了解高速ADC時(shí)鐘抖動(dòng)的影響將高速信號(hào)數(shù)字化到高分辨率要求仔細(xì)選擇一個(gè)時(shí)鐘,不會(huì)妥協(xié)模數(shù)轉(zhuǎn)換器的采樣性能(ADC)。 在這篇文章中,我們希望給讀者一個(gè)更好的了解時(shí)鐘抖動(dòng)及其影響高速模數(shù)轉(zhuǎn)換器的性能
2017-05-15 15:20:5913 級(jí),從而降低成本和功耗。在欠采樣接收機(jī)設(shè)計(jì)中必須要特別注意采樣時(shí)鐘,因?yàn)樵谝恍└咻斎腩l率下時(shí)鐘抖動(dòng)會(huì)成為限制信噪比(SNR) 的主要原因。 本系列文章共有三部分,第1 部分重點(diǎn)介紹如何準(zhǔn)確地估算某個(gè)時(shí)鐘源的抖動(dòng),以及如何將其與AD
2017-05-18 09:47:381 采樣時(shí)鐘抖動(dòng)可對(duì)高性能ADCs信噪比性能的災(zāi)難。雖然信噪比和抖動(dòng)之間的關(guān)系是眾所周知的,但是大多數(shù)振蕩器都是根據(jù)相位噪聲來指定的。
2017-08-03 10:57:3313 時(shí)鐘抖動(dòng)時(shí)域分析,第 2 部分
2017-10-26 16:10:426 時(shí)鐘抖動(dòng)時(shí)域分析 第 3 部分
2017-10-26 16:13:284 時(shí)間域中分析的時(shí)鐘抖動(dòng),第 1 部分
2017-10-26 16:16:234 時(shí)鐘產(chǎn)生抖動(dòng)(jitter)會(huì)使發(fā)生抖動(dòng)的時(shí)鐘信號(hào)與未發(fā)生抖動(dòng)的時(shí)鐘信號(hào)在時(shí)域上存在偏差,從而使模數(shù)轉(zhuǎn)換器的采樣頻率發(fā)生紊亂,最終導(dǎo)致模數(shù)轉(zhuǎn)換器采樣的不穩(wěn)定性,使輸出信號(hào)存在頻譜毛刺,導(dǎo)致誤碼率上升
2017-11-11 18:22:269 本文主要討論采樣時(shí)鐘抖動(dòng)對(duì) ADC 信噪比性能的影響以及低抖動(dòng)采樣時(shí)鐘電路的設(shè)計(jì)。 ADC 是現(xiàn)代數(shù)字解調(diào)器和軟件無線電接收機(jī)中連接模擬信號(hào)處理部分和數(shù)字信號(hào)處理部分的橋梁,其性能在很大程度上決定
2017-11-27 14:59:2017 時(shí)鐘接口閾值區(qū)間附近的抖動(dòng)會(huì)破壞ADC的時(shí)序。例如,抖動(dòng)會(huì)導(dǎo)致確定性抖動(dòng)由干擾引起,會(huì)通過某些方式使閾值發(fā)生偏移,通常受器件本身特性限制。查看時(shí)鐘信號(hào)噪聲通常有三種途徑:時(shí)域、頻域、相位域。
2018-03-12 13:39:3321583 仔細(xì)觀察某個(gè)采樣點(diǎn),可以看到計(jì)時(shí)不準(zhǔn)(時(shí)鐘抖動(dòng)或時(shí)鐘相位噪聲)是如何形成振幅變化的。由于高 Nyquist 區(qū)域(例如,f1 = 10 MHz 到 f2 = 110 MHz)欠采樣帶來輸入頻率的增加,固定數(shù)量的時(shí)鐘抖動(dòng)自理想采樣點(diǎn)產(chǎn)生更大數(shù)量的振幅偏差(噪聲)。
2018-05-14 08:51:403 大家好,到了每日學(xué)習(xí)的時(shí)候了。今天我們來聊一聊數(shù)字電路設(shè)計(jì)中的抖動(dòng)。 既然說到了抖動(dòng),那么什么是抖動(dòng)?那首先我們就來了解一下什么是抖動(dòng)。 隨著通信系統(tǒng)中的時(shí)鐘速率邁入GHz級(jí),抖動(dòng)在數(shù)字設(shè)計(jì)領(lǐng)域
2018-05-17 09:30:285721 和分配具高信噪比 (SNR) 時(shí)鐘數(shù)據(jù)轉(zhuǎn)換器必不可少的低抖動(dòng)信號(hào)。當(dāng)數(shù)字化或合成高模擬頻率時(shí),保持?jǐn)?shù)據(jù)轉(zhuǎn)換器時(shí)鐘低抖動(dòng)是實(shí)現(xiàn)出色 SNR 水平的基礎(chǔ)。例如,新式電子系統(tǒng)需要用 ADC 直接數(shù)字化 RF
2018-09-07 16:04:00808 時(shí)鐘設(shè)計(jì)人員通常會(huì)提供一個(gè)相位噪聲,但不提供抖動(dòng)規(guī)格。相位噪聲規(guī)格可以轉(zhuǎn)換為抖動(dòng),首先確定時(shí)鐘噪聲,然后通過小角度計(jì)算將噪聲與主時(shí)鐘噪聲成分進(jìn)行比較。相位噪聲功率通過計(jì)算圖9中的灰色區(qū)域積分得出。
2019-08-20 11:06:537787 時(shí)鐘抖動(dòng)性能主題似乎是時(shí)鐘,ADC和電源的當(dāng)前焦點(diǎn)供應(yīng)廠家。理由很清楚;時(shí)鐘抖動(dòng)會(huì)干擾包括高速ADC在內(nèi)的數(shù)字電路的性能。高速時(shí)鐘可以對(duì)它們所接收的功率的“清潔度”非常敏感,盡管量化關(guān)系需要一些努力。
2019-09-14 11:24:007712 AD9524:帶6路差分或13路LVCMOS輸出的抖動(dòng)凈化器和時(shí)鐘發(fā)
2021-03-19 07:03:0210 MT-200:降低ADC時(shí)鐘接口抖動(dòng)
2021-03-21 01:18:307 電子發(fā)燒友網(wǎng)為你提供相位噪聲處理:時(shí)鐘抖動(dòng)或結(jié)束時(shí)鐘抖動(dòng)的最佳方法是什么?資料下載的電子資料下載,更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料,希望可以幫助到廣大的電子工程師們。
2021-04-04 08:49:0626 電子發(fā)燒友網(wǎng)為你提供抖動(dòng)衰減時(shí)鐘設(shè)計(jì)與應(yīng)用技巧資料下載的電子資料下載,更有其他相關(guān)的電路圖、源代碼、課件教程、中文資料、英文資料、參考設(shè)計(jì)、用戶指南、解決方案等資料,希望可以幫助到廣大的電子工程師們。
2021-04-05 08:41:2911 前言 :本文我們介紹下ADC采樣時(shí)鐘的抖動(dòng)(Jitter)參數(shù)對(duì)ADC采樣的影響,主要介紹以下內(nèi)容: 時(shí)鐘抖動(dòng)的構(gòu)成 時(shí)鐘抖動(dòng)對(duì)ADC SNR的影響 如何計(jì)算時(shí)鐘抖動(dòng) 如何優(yōu)化時(shí)鐘抖動(dòng) 1.采樣理論
2021-04-07 16:43:457378 超低抖動(dòng)時(shí)鐘的產(chǎn)生與分配
2021-04-18 14:13:518 AN-1576:采用AD9958 500 MSPS DDS或AD9858 1 GSPS DDS和AD9515時(shí)鐘分配IC的高性能ADC的低抖動(dòng)采樣時(shí)鐘發(fā)生器
2021-04-30 09:48:4213 ADC時(shí)鐘接口中的最小抖動(dòng)
2021-05-09 12:19:406 DN1013-了解時(shí)鐘抖動(dòng)對(duì)高速ADC的影響
2021-05-11 18:22:190 超低抖動(dòng)時(shí)鐘發(fā)生器和分配器最大限度地提高數(shù)據(jù)轉(zhuǎn)換器的信噪比
2021-05-18 20:57:300 PCIe 和網(wǎng)絡(luò)時(shí)鐘抖動(dòng)測(cè)量之間的另一個(gè)顯著差異在圖 2 中并不明顯。數(shù)字采樣示波器 (DSO) 用于獲取時(shí)鐘周期或波形文件以計(jì)算 PCIe 時(shí)鐘抖動(dòng),而不是 PNA。造成這種情況的主要原因是 PCIe 時(shí)鐘支持?jǐn)U頻,而網(wǎng)絡(luò)時(shí)鐘不支持,而且從歷史上看,PNA 一直無法使用正在擴(kuò)頻的時(shí)鐘。
2022-05-05 15:50:444513 高 AC 和 DC 精度,而無需犧牲 DC 精度以獲得更高的采樣率。然而,為了實(shí)現(xiàn)高 AC 性能,例如信噪比 (SNR),系統(tǒng)設(shè)計(jì)人員需要考慮采樣時(shí)鐘信號(hào)或控制采樣和轉(zhuǎn)換的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)引入的誤差
2022-07-19 16:37:371518 時(shí)鐘采樣系統(tǒng)最大限度減少抖動(dòng)
2022-11-04 09:52:120 時(shí)鐘抖動(dòng)使隨機(jī)抖動(dòng)和相位噪聲不再神秘
2022-11-07 08:07:294 時(shí)鐘抖動(dòng)解秘—高速鏈路時(shí)鐘抖動(dòng)規(guī)范基礎(chǔ)知識(shí)
2022-11-07 08:07:301 精度,無需犧牲直流精度來?yè)Q取更高的采樣速率。然而,為實(shí)現(xiàn)高交流性能,如信噪比(SNR),系統(tǒng)設(shè)計(jì)人員必須考慮采樣時(shí)鐘信號(hào)或控制ADC中采樣保持(SH)開關(guān)的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)所帶來的誤差。隨著目標(biāo)信號(hào)和采樣速率的增加,控制采樣保持開
2022-11-13 11:25:11473 對(duì)于頻率成分相對(duì)較低的輸入信號(hào),例如在1MHz以下,時(shí)鐘抖動(dòng)變得不那么重要,但是當(dāng)輸入信號(hào)的頻率為幾百兆赫茲時(shí),時(shí)鐘上的抖動(dòng)將成為誤差的主要來源,并且將成為SNR的限制因素。
2023-01-03 14:35:04823 1.1.1.??抖動(dòng)定義和分類 ITU-T G.701對(duì)抖動(dòng)的定義為:“抖動(dòng)是指數(shù)字信號(hào)在短期內(nèi)相對(duì)于理想位置發(fā)生的偏移重大影響的短時(shí)變化”。 對(duì)于真實(shí)物理世界中的時(shí)鐘源,比如晶振、DLL、PLL,它們的時(shí)鐘輸出周期都不可能是一個(gè)單點(diǎn)的固定值,而是隨時(shí)間而變化的
2023-03-10 14:54:32657 系統(tǒng)時(shí)序設(shè)計(jì)中對(duì)時(shí)鐘信號(hào)的要求是非常嚴(yán)格的,因?yàn)槲覀兯械臅r(shí)序計(jì)算都是以恒定的時(shí)鐘信號(hào)為基準(zhǔn)。但實(shí)際中時(shí)鐘信號(hào)往往不可能總是那么完美,會(huì)出現(xiàn)抖動(dòng)(Jitter)和偏移(Skew)問題。
2023-04-04 09:20:561637 首先,我們需要理解什么是時(shí)鐘抖動(dòng)。簡(jiǎn)而言之,時(shí)鐘抖動(dòng)(Jitter)反映的是時(shí)鐘源在時(shí)鐘邊沿的不確定性(Clock Uncertainty)。
2023-06-02 09:09:061026 先來聊一聊什么是時(shí)鐘抖動(dòng)。時(shí)鐘抖動(dòng)實(shí)際上是相比于理想時(shí)鐘的時(shí)鐘邊沿位置,實(shí)際時(shí)鐘的時(shí)鐘邊沿的偏差,偏差越大,抖動(dòng)越大。實(shí)際上,時(shí)鐘源例如PLL是無法產(chǎn)生一個(gè)絕對(duì)干凈的時(shí)鐘。這就意味著時(shí)鐘邊沿出現(xiàn)在
2023-06-09 09:40:501128 精度,無需犧牲直流精度來?yè)Q取更高的采樣速率。然而,為實(shí)現(xiàn)高交流性能,如信噪比(SNR),系統(tǒng)設(shè)計(jì)人員必須考慮采樣時(shí)鐘信號(hào)或控制ADC中采樣保持(S&H)開關(guān)的轉(zhuǎn)換啟動(dòng)信號(hào)上的抖動(dòng)所帶來的誤差。隨著目標(biāo)信號(hào)和采樣速率的增加,控制采樣保持開關(guān)的信號(hào)抖動(dòng)會(huì)成為主要誤差源。
2023-06-15 16:30:12381 本文主要介紹了時(shí)鐘偏差和時(shí)鐘抖動(dòng)。
2023-07-04 14:38:28960 電子發(fā)燒友網(wǎng)站提供《時(shí)鐘抖動(dòng)對(duì)ADC性能有什么影響.pdf》資料免費(fèi)下載
2023-11-28 10:24:101
評(píng)論
查看更多