基于NFC技術電路圖設計集錦 —電路圖天天讀（46）

　　TOP1 基于NFC技術控制的電子錢包電路設計

　　NFC具有雙向連接和識別的特點，工作于13.56MHz頻率范圍，作用距離接近10厘米。NFC技術在ISO 18092、ECMA 340和ETSI TS 102 190框架下推動標準化，同時也兼容應用廣泛的ISO 14443 Type-A、B以及Felica標準非接觸式智能卡。PN544符合歐洲電信標準協(xié)會（ETSI）制定的最新NFC規(guī)范，能夠為手機制造商和電信營運商提供完全兼容的平臺，用以推出下一代NFC設備和服務：PN544完全兼容現(xiàn)已發(fā)布的所有通過單線協(xié)議（SWP） 連接SIM卡和主機控制器接口（HCI）的NFC規(guī)范。

　　NFC射頻電路是由EMC濾波電路、匹配電路、接收電路、天線等四部分組成。由于該系統(tǒng)是以13.56MHz的操作頻率為基礎。該頻率由石英晶振產生。與此同時還會產生高階諧波。為了符合內部電磁兼容性規(guī)則，13.56MHz的三次、五次及五次以上的高階諧波必須適當的抑止。所以該EMC電路配置為一LC低通濾波器，用來濾除高次諧波。

　　天線匹配電路設計

　　由于天線線圈本身是一個低阻抗的設備，為了能夠把NFC IC 送出的能量以最大化的傳遞給天線 ，所以在天線與NFC IC間須加一匹配電路。消除因不匹配而造成的信號反射形成的能量損失。接收電路由R127，C118，R128，C119組成，芯片內部產生的Vmid電位作為RX管腳的輸入電位，為減少擾動，需用電容將Vmid接地。Vmid的偏置電壓可以增加Rx腳的電壓驅動。圖2 所示的為NFC 射頻接收電路。

　　圖2 NFC射頻部分電路

　　本文的NXP實用的NFC電子錢包解決方案，以13.56MHz的操作頻率為基礎，以手機為交易平臺 ，由NXP PN544 NFC控制器 （PN65O內置了安全模塊）和安全模塊兩大部分實現(xiàn)移動支付及數據交換功能，為電子支付提供便捷、安全、超凡體驗。

　　基于NFC通用讀卡器電路設計

　　在當前的許多RFID應用中，設備制造商不一定能決定客戶采用什么收發(fā)器，特別是收發(fā)器芯片。因此，為了最大程度地提高自己在某個特定項目中中標的機會，設備制造商必須提供這樣的讀卡器，要么它能支持市場上盡可能多的收發(fā)器芯片，要么它本身至少是比較容易定制的。了要求其能支持一系列協(xié)議、標準和收發(fā)器外，客戶對讀卡器可能還有其它功能性方面的要求，如高性能、防沖突、遠/近感應距離、移動性及功耗。但在單個讀卡器中很難同時滿足如此之多的要求。為了滿足所有這些要求，制造商可能需要提供一系列可滿足不同要求的讀卡器。

　　EM4094是一個集成的收發(fā)器芯片，它可用于構建RFID讀卡器的模擬前端模塊。該芯片的數據傳輸及接收鏈路允許傳送和解碼任何通信協(xié)議，因此EM4094支持所有EM公司的13.56MHz收發(fā)器芯片、ISO15693、ISO14443 A&B、以及Sony Felica協(xié)議。通過適當設定，EM4094甚至還可以與NFC設備通訊。本文將通過一系列的步驟說明一個硬件工程師應該怎樣集成和利用EM4094 RFID讀卡器電路。

　　圖1：典型的應用電路配置。

　　天線驅動器輸出電路設計

　　ANT1 和ANT2為天線驅動器的兩個輸出端，它們可同相或反相驅動，這使得有可能用不同的方式連接讀卡器天線，以及依據所選擇結構的不同產生四個不同功率等級的天線。EM4094還可與一個遠端天線一起使用，此時EM4094的輸出阻抗（見圖3）必須與通信線路阻抗相匹配。

　　圖3：阻抗匹配電路。

　　若采用同軸電纜，那么在只使用一個天線驅動器的情況下，EM4094的輸出阻抗將必須在10歐姆（ANT1可選）和50歐姆之間進行調整；當兩個天線并聯(lián)使用時，EM4094的輸出阻抗將必須在5歐姆（ANT1可遷）到50歐姆之間進行調整。為了實現(xiàn)一個良好的阻抗匹配，開發(fā)人員可借助Smith圖表選擇使用一個LC PI網絡和選擇合適的元件參數值。

　　如果讀卡器天線能夠與EM4094集成在同一塊PCB板上，那么你可使用直接天線相連方法（見圖2）。在這種情況下，天線和串聯(lián)電容形成LC串聯(lián)回路。這一回路的諧振頻率為讀卡器的頻率。串聯(lián)電阻用于抑制品質因數并將天線的電流設定在 EM4094的額定值以下。當天線工作在其諧振頻率時，直接連接天線可獲得較高的功率。有關IC天線的不同連接方式可參見EM4094應用指南。

　　圖2：直接天線連接。

　　收發(fā)器信號接收

　　RFIN1 和RFIN2是該IC接收鏈上的兩個輸入引腳，它們被EM4094用來解調收發(fā)器送過來的數據流，其引腳 上的電壓必須設定在GND和VDD之間，這兩個解調輸入必須具有相同的性能和呈現(xiàn)出相同的靈敏度。配合一個外部匹配阻抗電路，這兩個輸入端可用于解調輸入的相位或幅度調制信號。未使用的輸入腳應當通過一個10nF的電容接至模擬地。輸入引腳的高靈敏度使得讀卡器即便在電子標簽的最小電源級別上仍能有較遠的讀取距離。