電子發(fā)燒友App
可以避免噪聲脈沖輸出的最大數譯碼器
可以避免噪聲脈沖輸出的最大數譯碼器
相關推薦
基于IP核的Viterbi譯碼器實現
【摘要】：Viterbi譯碼器在通信系統中應用非常普遍,針對采用DSP只能進行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
譯碼器的邏輯功能和使用方法
譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。
2023-10-11 12:51:19
417
417
二進制譯碼器和二-十進制譯碼器介紹
輸入：二進制代碼，有n個；
輸出：2^n 個特定信息。
1.譯碼器電路結構
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:00684
684
常見譯碼器工作原理介紹
譯碼器的邏輯功能是將每個輸入的二進制代碼譯成對應的輸出的高、低電平信號。常用的譯碼器電路有二進制譯碼器、二--進制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時賦予代碼的含義“翻譯”過來。實現
2023-04-26 15:39:402201
2201
FPGA之三八譯碼器
一聽到三八譯碼器這個東西可能會感覺有點熟悉，其實在STC89C51系列單片機中，里面就有一個三八譯碼器，就是一開始的流水燈程序，LED0-7這八個LED！但是怎么在FPGA中實現三八譯碼器呢？其實很簡單。
2023-04-26 15:38:211061
1061
集成譯碼器的邏輯功能和使用方法
譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數字系統中有廣泛的用途，不僅用于代碼的轉換、終端的數字顯示，還用于數據分配，存貯器尋址和組合控制信號等。不同的功能可選用不同種類的譯碼器。
2023-04-26 14:34:591023
1023
單片機 什么是編碼器？什么是譯碼器？
譯碼器1. 譯碼器定義譯碼器是一種用以檢測輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數字電路?！稊底蛛娮蛹夹g基礎系統方法》譯碼器的功能是將具有特定含義的二進制碼
2021-11-24 12:21:02
9
938譯碼器真值表以及功能與原理
不同的數字，因此一共會有 8 中狀態(tài)，所以稱為38譯碼器。38譯碼器有 54/74S138和 54/74LS138 這兩種線路結構型式。 38譯碼器主要是用三位二進制數來控制輸出低電平。有3個選通端，選通端只有在100時138的時候才工作，并且每一個二進制數都對應了一個低電
2021-07-08 15:55:5497073
97073
如何使用FPGA實現跳頻系統中的Turbo碼譯碼器
給出了跳頻系統中 Turbo碼譯碼器的FPGA（ field programmable gate array）實現方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設計方法，可以對不同幀長
2021-04-01 11:21:465
5動態(tài)數碼管動態(tài)顯示數字不帶譯碼器和帶譯碼器的程序免費下載
本文檔的主要內容詳細介紹的是動態(tài)數碼管動態(tài)顯示數字不帶譯碼器和帶譯碼器的程序免費下載。
2019-05-10 17:59:4424
24通過采用FPGA器件設計一個Viterbi譯碼器
卷積碼是廣泛應用于衛(wèi)星通信、無線通信等各種通信系統的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結構比較簡單。隨著
2019-04-24 08:29:002438
2438
譯碼器的分類和應用
本文主要介紹了譯碼器的分類和應用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進制代碼翻譯成代表某一特定含義的信號（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1235527
35527
譯碼器的邏輯功能_譯碼器的作用及工作原理
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06104354
104354
74ls138譯碼器的級聯電路分析
74LS138是帶有擴展功能的集成3線—8線譯碼器，它有3個使能控制端，3個代碼輸入端，8個信號輸出端．控制端用來控制譯碼器的工作狀態(tài)，如果僅為了控制譯碼器，一個使能端就夠了，該器件之所以設置三個使能端，除了控制譯碼器的工作外，還可以更靈活、更有效地擴大譯碼器的使用范圍．
2017-12-04 16:08:1076265
76265
譯碼器如何實現擴展
通過正確配置譯碼器的使能輸入端，可以將譯碼器的位數進行擴展。例如，實驗室現在只有3線- 8線譯碼器（如74138），要求我{ ］實現一個4線-16線的譯碼器。該如何設計呢？圖1是其中的一種解決方案
2017-11-23 08:44:5331418
31418
基于FPGA的全新DSC并行譯碼器設計及理論
量化位數。然后基于該算法和這3個參數設計了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實現了譯碼效率、譯碼復雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實現了該譯碼器，其吞吐率可達197 Mb/s。
2017-11-16 12:59:012534
2534
基于RS譯碼器設計和仿真
（;A平臺，利用Xilinx lSE軟件和Verilog硬件描述語言，對譯碼器中各個子模塊進行了設計和仿真。整個譯碼器設計過程采用流水線處理方式。時序仿真結果表明在保證錯誤符號不大于8個的情況下，經過295個固有延遲之后，每個時鐘周期均可連續(xù)輸出經校正的碼字，該RS譯碼器的糾錯能
2017-11-07 15:27:0615
1574hc154譯碼器
74HC154 譯碼器可接受4 位高有效二進制地址輸入，并提供16 個互斥的低有效輸出。74HC154 的兩個輸入使能門電路可用于譯碼器選通，以消除輸出端上的通常譯碼“假信號“，也可用于譯碼器擴展
2017-11-02 12:03:026116
6116動態(tài)顯示-譯碼器片選實現【匯編版】
動態(tài)顯示-譯碼器片選實現【匯編版】動態(tài)顯示-譯碼器片選實現【匯編版】動態(tài)顯示-譯碼器片選實現【匯編版】
2015-12-29 15:51:293
3基于FPGA的RS碼譯碼器的設計
介紹了符合CCSDS標準的RS（255，223）碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現
2013-01-25 16:43:4668
68顯示譯碼器作用/類型
譯碼器的功能是將一種數碼變換成另一種數碼。譯碼器的輸出狀態(tài)是其輸入變量各種組合的結果。譯碼器的輸出既可以用于驅動或控制系統其他部分。
2011-11-16 14:32:386115
6115
數字電路中顯示譯碼器設計的分析
針對顯示譯碼器設計時，輸入、輸出變量難以確定的問題，提出了功能解析和變量關聯設計法。顯示譯碼器輸出經驅動器使顯示器工作，輸出變量的多少和狀態(tài)取決于顯示器的種類，輸
2011-07-12 11:13:529906
9906
譯碼器的工作原理及相關電路圖分析
譯碼器的工作原理及相關電路圖分析
一般我們指的譯碼器是從一種數據表示形式轉換為另一數據表示形式的器件。而指令的解析未必就是你說到的譯碼器可以解決
2010-03-08 16:40:1723437
23437譯碼器,譯碼器是什么意思
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個重要的器件，其可以分為：變量譯碼和顯示譯碼兩類?！ ∽兞?b style="color: red">譯碼一
2010-03-08 16:32:185062
5062
譯碼器的定義及功能
譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進制碼進行辨別，并轉換成控制信號，具有譯碼功能的邏輯電路稱為譯碼器
2009-04-07 10:23:4215826
15826
譯碼器和數據選擇器
實驗四 譯碼器和數據選擇器一、 實驗目的熟悉集成譯碼器、數據選擇器，了解其應用二、 實驗器材雙蹤示波器74LS139 2-4線譯碼器 &nb
2009-03-20 17:57:0837
37
工商網監(jiān)
評論