連續(xù)脈沖信號延遲線的實現(xiàn)
關(guān)鍵詞:VHDL,CPLD,雷達回波,延遲線
?
?
1 引言
在延遲控制系統(tǒng)及目標跟蹤仿真測試系統(tǒng)等應用系統(tǒng)中,要使用脈沖延遲器來實現(xiàn)脈沖信號延遲控制功能。傳統(tǒng)的延遲繼電器無法滿足大動態(tài)范圍、高精度以及高速實時控制等諸多系統(tǒng)要求?,F(xiàn)有的專用脈沖延遲器件(如AD9500/9501等)雖然在精度、速度方面可以保證,但對于比較大的動態(tài)范圍實現(xiàn)比較困難,而且在連續(xù)脈沖信號的延遲時間逐漸減小時,無法實現(xiàn)負增量延遲。針對以上問題,我們采用VHDL對CPLD進行編程,通過直接采樣法實現(xiàn)大范圍動態(tài)連續(xù)脈沖信號可控延遲功能。
2 系統(tǒng)功能
本系統(tǒng)擬定對頻率范圍在200~600kHz的TTL電平脈沖序列進行延遲處理,延遲范圍600ns~170μs,分辨率為100ns。延遲精度<50ns,延遲量刷新周期大于脈沖信號周期但要小于1ms。
3 方案選擇
當要處理的信號是單個脈沖信號或連續(xù)脈沖的脈沖間隔時間大于脈沖延遲時間時,延遲器只要一級緩沖,不必考慮脈沖串的多脈沖存儲和再生問題。這種情況下,可以根據(jù)不同精度的要求采用機械延遲(如:延時繼電器)、模擬延遲(如:積分延遲)和數(shù)字延遲(如:計數(shù)器)等手段。如果要無失真恢復脈沖信號,則必須有精確的脈寬測量和恢復電路。見圖1。
?
?
?
但當脈沖串的脈沖間隔小于延遲時間時,就有很大的不同。此時必須考慮多脈沖存儲和再生的問題,電路必須設定相應的存儲器保存多脈沖信息用于再生??梢灾苯訉γ}沖串進行采樣,然后量化為數(shù)字信號進行存儲,再利用延遲量來控制信號再生。另外,脈沖信號不同于通常的數(shù)字信號,數(shù)字信號的占空比一般為固定的50%,所以,無論存儲和再生都比較容易,而脈沖信號的占空比是不規(guī)則的,隨時因場合的變化而變化,所以,要無失真地再生脈沖串信號必須精確記錄每一脈沖的脈沖寬度和周期信息。
輸入連續(xù)脈沖是邏輯電平信號,所以,可以將連續(xù)脈沖串信號看作邏輯信號直接使用FIFO進行采樣,采樣結(jié)果只有1和0兩種值,所以采樣結(jié)果只需要一位寬度的FIFO進行存儲。為保證電路的精度,采樣速度可能比較高,采樣速度越高,所需要的FIFO規(guī)模越大,對于本設計所要求的精度,即最大延遲170μs,延遲精度<50ns,則采樣周期必須小于25ns。選擇40MHz的采樣頻率,采樣周期為25ns,采樣精度±25ns。此時要求FIFO的深度為170000/25=6800bit,為解決在延遲參數(shù)切換時造成的系統(tǒng)不連續(xù)性,尤其在延遲參數(shù)遞減時造成的系統(tǒng)信息無法恢復的問題,我們對奇數(shù)幀和偶數(shù)幀的信號分別進行延遲處理(設每一次延遲參數(shù)下的脈沖信號為一幀)。使用控制信號來分時選通兩種FIFO進行清除和采樣以及信號輸出。
?
?
?
4 方案實現(xiàn)
具體方案原理見圖2,F(xiàn)IFO的數(shù)量為2個。用2個FIFO輪流存儲脈沖的采樣值,延遲時間相同的脈沖存儲在同一個FIFO中,延遲時間不同的脈沖存在不同的FIFO中,延遲時間每刷新一次,存儲FIFO切換一次。輸出信號由兩個FIFO的輸出相或而得。
從圖2可以看出:該設計主要有切換控制、延遲時間控制、FIFO等組成部分。信號由輸入端進入器件,經(jīng)切換開關(guān),由切換控制選擇存儲FIFO,直接采樣存儲到不同的FIFO中去,由延遲控制器控制延遲時間,最后兩個FIFO的輸出相或得到輸出脈沖。
用可編程器件進行設計時,應采用自頂向下的設計方法,脈沖延遲電路的端口圖如圖3所示。首先,把系統(tǒng)劃為幾個模塊,再對各個模塊進行設計,完成電路設計。在設計脈沖延遲電路時,對電路模塊進行了劃分,分成了切換控制、延遲控制、存儲FIFO等模塊,由各模塊之間的控制關(guān)系構(gòu)成了系統(tǒng)的結(jié)構(gòu)框圖如圖4所示。
端口說明:
·clk為系統(tǒng)時鐘,應用于整個電路,輸入端口;
·reset為系統(tǒng)復位信號,高電平有效,輸入
·cs為延遲時間更新控制信號,控制延遲時間的改變,低電平有效,輸入端口;
·pulse為調(diào)制脈沖,被處理脈沖,輸入端口;
·timda[15..0]為延遲時間數(shù)據(jù),延遲時間的大小由此信號得到,為16位數(shù)據(jù)線,輸入端口;
·outpulse為調(diào)制脈沖輸出信號,輸出延遲后的脈沖,輸出端口。
該方案設計的脈沖延遲電路由三類元件組成,分別是切換控制元件(CTRLFSM)、延遲控制元件(DELAYCTRL)、存儲單元(LPFIFO)。下面對各元件進行設計:
CTRLFSM 該元件為時序邏輯電路,可設計成有限狀態(tài)機。狀態(tài)轉(zhuǎn)移圖如圖5所示:首先,一個同步復位信號使該狀態(tài)機進入空閑態(tài)(idle)。當cs信號有效后,在下一個時鐘周期進入decision狀態(tài),再根據(jù)ab1信號分別進入channela或channelb狀態(tài),判斷并發(fā)選擇信號。當pulse有效時進入last狀態(tài),進行切換,切換后,等待cs無效,以便返回空閑狀態(tài)。
DELAYCTRL 延遲時間控制元件完成延遲時間的刷新和延遲時間的定時控制,由一個有限狀態(tài),計數(shù)器完成定時。定時計數(shù)器為簡單的16位計數(shù)器,設計比較簡單,在此不再贅述。這里只介紹一下延遲控制器的設計,其狀態(tài)轉(zhuǎn)移圖如圖6所示。延時控制器包括三個狀態(tài):空閑狀態(tài)(idle)、延遲時間刷新狀態(tài)(indata)、延時狀態(tài)(countstar)。
LPFIFO 存儲單元可以自己設計,也可以調(diào)用已有參數(shù)化lpm模塊。為簡化設計,提高器件的利用率,本方案中直接調(diào)用lpm模塊,具體調(diào)用過程可由軟件生成。
綜上所述,可以寫出脈沖延遲電路的實體說明如下(VHDL語言):
說明了上述元件包以后,可以根據(jù)頂層結(jié)構(gòu)圖將各元件連接起來,得到脈沖延遲電路的頂層描述VHDL語言代碼如下:
本設計選擇Altera的FLEX 10KE產(chǎn)品,Altera FLEX 10KE的產(chǎn)品集成度更高,工作頻率高、系統(tǒng)傳輸延遲更小。采樣周期為25ns,采樣精度±25ns。要求FIFO的深度為2×170000/25=2×6800bit,Altera FLEX 10KE的EAB規(guī)模為2048×2bit,對于40MHz的采樣時鐘,每一個FIFO至少需要4塊EAB(6800/2048>3),共8塊,此時選用EPF10K50E比較合適,電路板設計采用Mentor Graphic EDA產(chǎn)品,CPLD設計采用Altera的MaxplusII。為了延遲系統(tǒng)能盡量獨立工作,采用主動配置方式設計系統(tǒng),選用Altera的EPC2電可擦除EPROM來配置系統(tǒng)。電路PCB及電路實物圖略。
5 系統(tǒng)仿真
完成設計后,用MAX+PLUS II軟件進行后仿真,仿真結(jié)果如圖7所示。
?
?
?
從圖7可以看出,輸入信號與輸出信號延遲可變,輸出的脈沖信數(shù)與輸入的脈沖個數(shù)相等。符合設計要求,滿應用需要。
6 結(jié)束語
本設計不同于現(xiàn)有的延遲電路,它可以對實時連續(xù)信號進行大范圍動態(tài)延遲,不但可以實現(xiàn)正增量延遲,更重要的是可以實現(xiàn)負增量動態(tài)延遲,這為雷達回波模擬提供了可能,同時延遲范圍不局限于通常延遲電路小于一個脈沖周期的延遲時間,在不丟失脈沖的前提下,實現(xiàn)了多周期大范圍動態(tài)延遲。該方法不但可以完成TTL電平信號的大范圍動態(tài)延遲,而且只要適當增加位深度,就可以將該方法用于對模擬信號進行采樣延遲,為各種信號大范圍實時動態(tài)延遲提供了很好的思路。
?
參考文獻
?
2 曾繁泰,陳美金著.VHDL程序設計.北京:清華大學出版社,2001,2
3 林敏,方穎立編著.VHDL數(shù)字系統(tǒng)設計與高層次綜合.北京:電子工業(yè)出版社,2002,1
- 信號(74799)
相關(guān)推薦
移相器的工作原理 移相器和延遲線的區(qū)別
移相器的工作原理 移相器和延遲線的區(qū)別? 移相器和延遲線是電子電路中常用的兩種器件,它們都能實現(xiàn)信號時間延遲的功能。但是在應用場合和工作原理上還存在一些顯著的區(qū)別。 一、移相器的工作原理 移相器
2023-10-22 12:43:36103
單脈沖和連續(xù)的時鐘信號有什么區(qū)別?
單脈沖和連續(xù)的時鐘信號有什么區(qū)別?? 時鐘信號在數(shù)字電路以及分布式計算系統(tǒng)等工業(yè)與科技領域中有廣泛應用。根據(jù)應用的不同,時鐘信號可以被分為單脈沖和連續(xù)的兩種類型。這兩種時鐘信號有很多區(qū)別
2023-09-15 16:28:23195
XDL15-2-020S是一款延遲線
TTM Technologies 的 XDL15-2-020S 是一款延遲線,頻率為 112 至 3800 MHz,群延遲為 1.93 至 2.20 nS,插入損耗為 -1.30 至 -0.26
2023-08-15 14:33:15
XDL09-8-080S是一款延遲線
TTM Technologies 的 XDL09-8-080S 是一款延遲線,頻率為 869 至 960 MHz,平均延遲 8.04 至 8.22 nS,插入損耗 0.45 dB,功率
2023-08-15 14:30:15
XDL20-8-140S是一款延遲線
XDL20-8-140 是一款表面貼裝延遲線,可用于 1805 至 1990 MHz 的放大器線性化應用。它采用慢波耦合結(jié)構(gòu),與其他分布式延遲結(jié)構(gòu)相比,可以最大化單位面積的延遲量。該器件
2023-08-15 14:24:03
XDL20-11-180S是一款延遲線
TTM Technologies 的 XDL20-11-180S 是一款延遲線,頻率為 869 至 894 MHz,平均延遲 11.25 ns,插入損耗 0.4 dB,功率 1 W,回波損耗 20
2023-08-15 14:21:58
XDL15-3-030S是一款延遲線
TTM Technologies 的 XDL15-3-030S 是一款延遲線,頻率為 135 至 2700 MHz,群延遲 2.85 nS,插入損耗 -1.5 dB,功率 1 W,回波損耗 -12
2023-08-15 14:20:08
XDL09-9-224S是一款延遲線
TTM Technologies 的 XDL09-9-224S 是一款延遲線,頻率為 855 至 894 MHz,平均延遲 22.6 nS,插入損耗 7.2 ±1.0 dB,功率 1 W,回波損耗
2023-08-15 14:18:06
XDL09-9-204是一款延遲線
TTM Technologies 的 XDL09-9-204 是一款延遲線,頻率為 869 至 894 MHz,平均延遲 20.25 nS,插入損耗 0.35 dB,功率 1 W,回波
2023-08-15 14:15:56
XDL20-6-100S是一款延遲線
TTM Technologies 的 XDL20-6-100S 是一款延遲線,頻率為 869 至 1990 MHz,平均延遲 5.64 至 9.82 nS,插入損耗 0.65 dB,功率
2023-08-15 14:13:52
XDL20-3-050S是一款延遲線
TTM Technologies 的 XDL20-3-050S 是一款延遲線,頻率為 869 至 1990 MHz,平均延遲為 2.88 至 5.03 nS,插入損耗為 0.45 至 0.6 dB
2023-08-15 14:11:31
XDL20-7-115S是一款延遲線
TTM Technologies 的 XDL20-7-115S 是一款延遲線,頻率為 1930 至 1990 MHz,平均延遲 11.45 nS,插入損耗 0.55 dB,功率 1 W,回波損耗
2023-08-15 14:09:27
XDL21-7-110上體育課延遲線
TTM Technologies 的 XDL21-7-110 是一款延遲線,頻率為 2110 至 2170 MHz,平均延遲 11 nS,插入損耗 0.55 dB,功率 1 W,回波損耗
2023-08-15 14:06:48
XDL21-7-125是一款延遲線
TTM Technologies 的 XDL21-7-125 是一款延遲線,頻率為 2110 至 2170 MHz,平均延遲 12.5 ns,插入損耗 0.55 dB,功率 1 W,回波
2023-08-15 13:59:43
光庫科技全新推出升級版光學延遲線
,40000名專業(yè)觀眾觀展。光庫科技攜升級版光學延遲線、高功率連續(xù)光纖激光器件、激光雷達光源模塊以及鈮酸鋰調(diào)制器等產(chǎn)品亮相本次光博會,引起現(xiàn)場廣泛關(guān)注。 ?升級版光纖延遲線 ? 光庫科技全新推出的升級版光學延遲線,集成步進電機驅(qū)動、控制器和狀態(tài)傳感器,支持RS-232 通訊標準。采用矢量微
2023-07-05 10:58:27223
光纖光學延遲線 光纖時間延遲器
MDL-002系列光纖延遲線 產(chǎn)品簡介上海屹持光電推出的電動可變光延遲線提供高達 17 cm 的精確光路延遲,對應于時域中 560 皮秒的最大延遲。產(chǎn)品特點——通過 RS-232 進行獨立
2023-03-21 15:01:29
光學延遲線 步進電機 時間延遲器 太赫茲時域光譜儀延遲線
產(chǎn)品簡介上海屹持專業(yè)推薦的自由空間光學延遲線,性能穩(wěn)定,結(jié)構(gòu)緊湊,性價比高。經(jīng)過廣泛的實驗驗證,可高效穩(wěn)定的運行與各種太赫茲時域光譜儀系統(tǒng)中。產(chǎn)品特點—— 內(nèi)置電機—— 小巧緊湊—— 穩(wěn)定性高
2023-03-15 13:57:46
DS1045雙通道4位可編程延遲線的器件特性
DS1045為4位雙通道可編程延遲線,支持兩個可編程輸出,從 單輸入。該CMOS器件能夠以二進制步進產(chǎn)生輸出,最大延遲 高達 84 ns。選擇四個標準器件之一將允許2、3、4或5 ns的步進。表1 指示每個延遲的標準產(chǎn)品部件以及每個延遲可以獲得的最大延遲 .part。
2023-02-21 09:46:31630
碳化硅基鈮酸鋰異質(zhì)集成實現(xiàn)超高Q值SAW延遲線器件簡析
射頻延遲線器件廣泛應用于通信系統(tǒng)、雷達、精密儀器等領域。由于聲表面波的傳播速度比電磁波低5個數(shù)量級,聲表面波延遲線可實現(xiàn)微型化封裝,且傳輸損耗不足微波傳輸線的百分之一。
2023-02-10 14:39:55619
全硅延遲線的設計考慮因素
討論了重要的功能和參數(shù)差異,使電子設計人員能夠概述和理解硅延遲塊技術(shù),以簡化與需要或已經(jīng)使用延遲塊技術(shù)的新設計和現(xiàn)有設計的集成。
2023-02-07 16:36:05516
1503-60A被動延遲線-應用的理想選擇
描述Data Delay Devices 的 1503-60A 是一種延遲線,延遲范圍為 0 至 60 ns,上升時間為 12 nS。標簽:表面貼裝,機械可變,攻絲
2023-02-03 12:34:03
不同的脈沖寬度測量技術(shù)優(yōu)勢
測量更短的脈寬只能通過光學的方法實現(xiàn),例如光學自相關(guān)。光學自相關(guān)儀的基本結(jié)構(gòu)類似邁克爾遜干涉儀(圖1)。其通過分束鏡和延遲線將待測脈沖等分為兩路彼此時延τ的子脈沖I(t)和I(t-τ),并聚焦到倍頻晶體上,最后用光電探測器接收兩脈沖彼此重合部分所激發(fā)的二倍頻信號
2022-11-30 15:32:11540
基于Flash FPGA器件實現(xiàn)脈沖延遲控制系統(tǒng)的設計
在科學研究、通信和一些自動控制中,經(jīng)常需要精確定時的連續(xù)脈沖信號,用于產(chǎn)生測試信號或控制用的時序。脈沖延遲的基本方法可分為數(shù)字方法和模擬方法。數(shù)字方法采用計數(shù)器或存儲器實現(xiàn)延遲控制,其缺點是無法滿足
2020-08-11 17:36:46894
電視機的亮度延遲線的制作,Luminance delay line
電視機的亮度延遲線的制作,Luminance delay line
關(guān)鍵字:亮度延遲線制作
亮度延遲線的選用、檢測與代換
??? 亮度
2018-09-20 19:15:25772
856717延遲線SAW濾波器的詳細數(shù)據(jù)手冊免費下載
本文檔的主要內(nèi)容詳細介紹的是856717延遲線SAW濾波器的詳細數(shù)據(jù)手冊免費下載。
2018-08-02 11:29:0017
一種全數(shù)字脈沖信號延遲轉(zhuǎn)發(fā)系統(tǒng)
包括數(shù)字上、下變頻中的并行DDS和多相濾波,以及延遲模塊的實現(xiàn)。完成了基于FPGA及高速A/D、D/A的系統(tǒng)實現(xiàn),在Xilinx的Vivado開發(fā)環(huán)境下完成了邏輯設計。實測表明該系統(tǒng)能夠正確產(chǎn)生多路延遲后的脈沖信號,具有系統(tǒng)結(jié)構(gòu)簡潔、參數(shù)設置靈
2017-12-21 16:24:401
高性能S、C波段聲表面波微波延遲線
)微波延遲線的結(jié)構(gòu)、生產(chǎn)工藝流程更加簡單,體積更小,延時精準度高、一致性好、可靠性高,更適合量產(chǎn)??蓮V泛應用于雷達、電子對抗、高度計、通信、引信、信號處理器、目標模擬、微波信號存儲和鑒頻等系統(tǒng)中。在空間設備中應用具有強
2017-11-18 10:20:231
脈沖信號是什么_脈沖波是什么
脈沖信號是什么?脈沖波又是什么?脈沖信號是一種離散信號,形狀多種多樣,與普通模擬信號(如正弦波)相比,波形之間在時間軸不連續(xù)(波形與波形之間有明顯的間隔)但具有一定的周期性是它的特點。脈沖波是指一種
2017-11-14 19:22:4241141
光纖延時技術(shù)的基本原理及其延時系統(tǒng)的設計與實現(xiàn)
在雷達、通信電子設備的設計中經(jīng)常需要對電信號進行長延時,電延遲線由于材料尺寸限制很難實現(xiàn)長延時,雖然,近年來聲表面波延遲線由于結(jié)構(gòu)簡單、體積小的特點在雷達、通信等電子系統(tǒng)中能夠取代電纜延遲線,但是
2017-11-04 10:16:245
脈沖信號是什么?脈沖信號怎么產(chǎn)生
脈沖信號是一種離散信號,形狀多種多樣,與普通模擬信號(如正弦波)相比,波形之間在時間軸不連續(xù)(波形與波形之間有明顯的間隔)但具有一定的周期性是它的特點。最常見的脈沖波是矩形波(也就是方波)。脈沖
2017-10-26 15:52:2374371
NIST開發(fā)出微機電系統(tǒng)(MEMS)延遲線內(nèi)存控制器
美國國家標準與技術(shù)研究所(NIST)日前展示一款采用微機電系統(tǒng)(MEMS)的延遲線內(nèi)存控制器,可望作為未來量子電腦的暫存內(nèi)存控制器。
2013-03-21 09:12:171028
超聲波色度延遲線應用電路
超聲波色度延遲線電路,電路中的DL是超聲波色度延遲線。VT1是色度信號F延遲放大管,VT2是紅色差信號分量V信號放大管,VT3是藍色差信號分量U信號放大管。
2012-03-27 15:48:341286
一種DC/DC變換器中差分延遲線ADC的實現(xiàn)
文中介紹了一種無需外部時鐘、可抵消部分工藝偏差的差分延遲線ADC,并對其建模。該ADC結(jié)構(gòu)簡單、控制信號在內(nèi)部產(chǎn)生、轉(zhuǎn)換速率快、功耗低,可應用在高頻數(shù)字DC/DC控制芯片中。
2011-08-23 11:43:091133
DS1100 經(jīng)濟型定時單元(延遲線)
DS1100系列延遲線含有5個等間隔抽頭,可以提供4ns至500ns的延遲。這些器件采用8引腳DIP和節(jié)省空間的PCB面貼封裝
2011-04-01 11:15:011658
DS1100L 經(jīng)濟型定時單元(延遲線)
DS1100L是DS1100的3.3V版本。它的工作范圍是3.0V至3.6V。DS1100L系列延遲線含有5個等間隔的抽頭,可以提供4ns至500ns的延遲
2011-04-01 11:12:221232
亮度延遲線的選用、檢測與代換
亮度延遲線開路或短路損壞后,電視機會出現(xiàn)圖像色彩不透亮、亮暗層次不清或亮度失控、光柵變暗、對比度過濃等現(xiàn)象。
2011-02-26 11:05:571822
可程控延遲脈沖信號源的設計
設計原理
隨著各種高新前沿技術(shù)的迅猛發(fā)展,傳統(tǒng)設計的固定延遲時間的快前沿脈沖源,已不能滿足需要,常常需要在一定范圍內(nèi)可對延遲時間進行任意設置
2010-09-13 09:06:302210
高準確度可程控延遲快前沿外觸發(fā)脈沖信號的設計
摘要:針對傳統(tǒng)設計的快前沿延遲脈沖信號源存在延遲時間調(diào)整范圍小的主要缺陷,提出了一種基于特殊專用集成電路和計算機控制技術(shù)為核心的設計方法,實現(xiàn)了快前沿脈沖延遲
2010-05-30 10:15:3030
計算延時線的最高工作頻率
計算延時線的最高工作頻率
摘要:延遲線在應用中要求一個(納秒),或者增量時間更正為系統(tǒng)正常工作所需的幾納秒信號延遲。 This application note
2009-10-23 18:30:423039
基于CPLD的高速可程控數(shù)字延遲線系統(tǒng)的設計與實現(xiàn)
針對蘭州重離子加速器冷卻儲存環(huán)(HIRFL-CSR)踢軌磁鐵(Kicker)電源的需要,設計了一種基于可編程邏輯器件(CPLD)的高速可程控數(shù)字延遲線系統(tǒng)。文中分析介紹了數(shù)字延遲線系統(tǒng)
2009-09-21 10:17:0014
FPGA的多路可控脈沖延遲系統(tǒng)設計
FPGA的多路可控脈沖延遲系統(tǒng)設計
采用數(shù)字方法和模擬方法設計了一種最大分辨率為0.15 ns級的多路脈沖延遲系統(tǒng),可以實現(xiàn)對連續(xù)脈沖信號的高分辨
2009-03-29 15:09:482028
評論
查看更多