基準(zhǔn)電壓 - 集成電壓/電流驅(qū)動的靈活4~20mA環(huán)路供電壓力傳感器變送器

　　基準(zhǔn)電壓

　　使用ADR025 V基準(zhǔn)電壓設(shè)置電橋的驅(qū)動電壓或電流，以及設(shè)置4 mA零電平失調(diào)。其初始精度為0.1%（A級）、0.06% （B級），并且具有10 μV p-p電壓噪聲。此外，它將采用高達(dá) 36 V的電源電壓工作，且僅消耗1 mA（最大值），是環(huán)路供電應(yīng)用的理想選擇。

　　基準(zhǔn)電壓

　　通過強(qiáng)制數(shù)值大小為信號分量（I9） 和失調(diào)分量（I12）。 之和的電流流過R10，即可產(chǎn)生4 mA至20 mA輸出電流。電流I10 = I9 + I12）在R10兩端產(chǎn)生電壓，該電壓通過U2B和Q1施加于感測電阻R10。流經(jīng)R8的電流是流經(jīng)R10電流的100倍。因此，環(huán)路電流ILOOP可由下式算得：

　　選擇的R8 （10 Ω）和R10 （1 kΩ）數(shù)值要能夠輕松得到0.1%容差。

　　為了讓電路正常工作，電路電流I ICIRCUIT

　　受U2B輸出控制的雙極性NPN晶體管產(chǎn)生環(huán)路電流，并且增益應(yīng)當(dāng)至少為300，以便最大程度減少線性誤差。其擊穿電壓應(yīng)至少為50 V。

　　輸出晶體管Q1是一個50 V NPN功率晶體管，25°C時功耗為 1.1 W。在20 mA輸出電流輸入至0 Ω環(huán)路負(fù)載電阻且 VCC電源為36 V時，電路具有最差情況下的功耗。這些條件下的 Q1功耗為0.68 W。

　　驅(qū)動電路板的電源電壓VLOOP取決于環(huán)路電源VLOOP_SUPPLY環(huán)路負(fù)載R7和環(huán)路電流 ILOOP. 這些數(shù)值的關(guān)系如下：

　　若要使電路正常工作，電源電壓VLOOP必須大于7 V，以便為 ADR02基準(zhǔn)電壓源提供充分的裕量。

　　因此，

　　對于20 mA最大環(huán)路電流以及R7 = 250 Ω

　　最小環(huán)路電源電壓同樣取決于電橋的驅(qū)動電路配置。在VDRIVE= 10 V的電壓驅(qū)動模式下，電源電壓VLOOP必須大于 10.2 V，這樣U2A才能保持足夠的裕量（見圖2）。

　　在電流驅(qū)動模式下，電源電壓VLOOP必須大于11.2 V，這樣 U2A才能保持足夠的裕量（見圖3）。

　　環(huán)路電源電壓限值為36 V（最大值）。

　　有源元件的誤差分析

　　表2和表3分別表示系統(tǒng)中因有源元件造成的AD8226 和 ADR02的A、B級最大誤差及rss誤差。請注意，運(yùn)算放大器ADA4091-2僅在一種等級水平下可用。

　　總電路精度

　　對電阻容差導(dǎo)致的總誤差的合理近似推算是假設(shè)每個關(guān)鍵電阻對總誤差貢獻(xiàn)都相等。5個關(guān)鍵電阻是R3、R8、R9、R10 和R12。0.1%電阻導(dǎo)致的最差情況下的容差可造成0.5%總電阻誤差最大值。若假定rss誤差，則總rss誤差為0.1√5 = 0.224%。

　　由于有源器件（A級）造成的誤差，需要在之前的最差情況誤差之上增加0.5%的最差情況電阻容差誤差：

　　失調(diào)誤差 = 0.29% +0.5% = 0.79%

　　增益誤差 = 0.15% + 0.5% = 0.65%

　　滿量程誤差 = 0.44% + 0.5% = 0.94%

　　這些誤差假定選用理想電阻，因此誤差僅來源于其容差。

　　雖然電路允許具有1%或更低的總誤差，若要求更佳的精度，則電路需具備失調(diào)和增益調(diào)節(jié)能力。針對4 mA輸出和零電平輸入，可通過調(diào)整R12來校準(zhǔn)失調(diào)，然后針對滿量程100 mV輸入，通過改變R9調(diào)節(jié)滿量程。這兩項調(diào)節(jié)是相互獨立的；假定首先進(jìn)行失調(diào)校準(zhǔn)。

　　電路的實際誤差數(shù)據(jù)見圖4。總輸出誤差（%FSR）通過將理想輸出電流與測量輸出電流的差除以FSR （16 mA），然后將計算結(jié)果乘以100即可算出。

　　請注意，0 mV與1 mV輸入之間的誤差由AD8226輸出級飽和電壓導(dǎo)致，且電路在負(fù)載條件下的誤差范圍為20 mV至 100 mV。所有軌到軌輸出級均受限于其通過飽和電壓（雙極性輸出）或?qū)娮瑁–MOS輸出）達(dá)到供電軌的能力。

　　若輸出飽和電壓引起的誤差導(dǎo)致某些問題的產(chǎn)生，則來自電橋的輸入信號可通過在+5 V基準(zhǔn)電壓與電橋輸出的其中一側(cè)之間連接一個適當(dāng)?shù)碾娮瓒M(jìn)行偏置。

　　圖4. 輸出電流（%FSR）的總誤差與電橋輸出的關(guān)系（3 kΩ電橋，24 V環(huán)路電源）