電子發(fā)燒友App
關(guān)鍵詞：光柵位移傳感器；莫爾條紋；插值；FPGA；NiosII
1 概述
??? 目前，光柵的電子細分技術(shù)是提高光柵位移傳感器分辨率的主要途徑，可分為軟件細分法和硬件細分法。軟件細分法雖然可以達到較高的細分數(shù)，但由于受到A／D器件轉(zhuǎn)換精度和轉(zhuǎn)換時間的限制，一定程度上影響了測量的實時性。硬件細分法一般用在細分數(shù)不太高的場合，而且隨著細分數(shù)的提高，電路會變得更加復雜。本文使用專用插值芯片(IC—NV)對前端輸出的正交信號進行插值細分，利用FPGA對插值細分后的信號進行二次細分；同時利用QuartusII中的Component Editor工具設(shè)計了二次細分辨向組件、測速組件及LCD控制組件，并通過Avalon總線與NiosII軟核處理器進行連接，實現(xiàn)了系統(tǒng)的集成和模塊化。
2 莫爾條紋及四倍頻直接細分的原理
??? 莫爾條紋的電子細分是提高光柵位移傳感器分辨率的主要途徑之一。莫爾條紋是光柵位移傳感器工作的基礎(chǔ)。莫爾條紋間距近似為光柵柵距的1／θ倍(θ為主副光柵之間的夾角)，并且方向近似與柵線方向垂直。當其中任一光柵沿垂直于刻線方向移動一個柵距時，莫爾條紋就在柵線方向上移動條紋間距，因此可以通過檢測莫爾條紋的移動來計算指示光柵移動的距離。
??? 對于橫向莫爾條紋，為了判定指示光柵的位移方向進行可逆計數(shù)以及削弱直流電平漂移對測量精度的影響，可在一個莫爾條紋內(nèi)等距放置4個光電收發(fā)元件。當條紋依次掃過這4個光電收發(fā)元件時，便會產(chǎn)生4路相位分別為O°、90°、180°、270°的信號，通過運放差動放大電路即可實現(xiàn)四細分。但是，實際應用中要實現(xiàn)4個光電收發(fā)元件的等距排列是非常困難的。目前，大多數(shù)的光柵位移傳感器都采用光閘莫爾條紋來實現(xiàn)四細分，如圖1所示。
??? 光閘式光柵副的指示光柵上刻有4個裂相窗口，各個窗口內(nèi)柵線與主光柵一致，且相鄰兩個窗口之間依次間隔(n+1／4)d。其中，d為柵距(這里為20 μm)，n為整數(shù)。這樣，當O°窗口的柵線與主光柵完全重疊時，窗口最亮，形成亮帶；180°窗口的柵線與主光柵柵線互相遮擋，形成暗帶；90°和270°窗口的柵線縫隙被遮擋一半，處于半明半暗狀態(tài)。因此，當移動指示光柵時，4個窗口內(nèi)的光強依次呈現(xiàn)周期性的變化。在窗口區(qū)域安放光電收發(fā)元件對光強進行檢測，便可得到依次相差π／2的4路正弦波信號。
3 光柵信號的產(chǎn)生及差值的實現(xiàn)
3．1 系統(tǒng)總體方案計
??? 系統(tǒng)原理框圖如圖2所示。光電轉(zhuǎn)換后輸出的4路相差90°的正余弦電流信號經(jīng)過2個前置差分放大器處理后，轉(zhuǎn)換為電壓信號并且消除了直流電平，得到相位相差90°的正交信號sinθ／COSθ。為了消除正交信號中摻雜的噪聲信號，設(shè)計了有源二階巴特沃斯低通濾波器。濾波后的信號經(jīng)過插值專用芯片IC—NV后，便可送入FPGA進行二次細分辨向、測速和數(shù)字顯示工作。
3．2 光電轉(zhuǎn)換及前置放大電路
??? 光電二極管的光電流一般為μA級別，而放大電路中反饋電阻一般采用MΩ量級的電阻。因此，運放的輸入偏置電流的影響不能忽略，要選用輸入偏置電流小的FET輸入型運算放大器。本文選用TI公司的4路LinCMOS運放TLC279CN。它具有輸入失調(diào)電壓低、輸入電阻高、噪聲低的特點，25°時的典型輸入偏置電流為60 pA，遠小于光電二極管的光電流。光電二極管可以工作在零偏置或反向偏置方式。在反向偏置方式下，光電二極管可以實現(xiàn)較高的切換速度；但要以犧牲線性為代價，并且在無光條件下仍有很小的電流，稱為“暗電流”。零偏置電路受暗電流的影響較小，對于微小照度，可以保持照度與輸出成線性比例關(guān)系。
??? 圖3采用反向并接光電二級管的方式。該方式可以有效地削弱直流電平和偶次諧波。由于后端插值芯片單端輸入時對輸入信號直流電平和峰峰值有限制，因此在正相輸入端設(shè)置可變電阻調(diào)節(jié)輸出的直流電平至2．5 V，同時通過調(diào)節(jié)反饋電阻使輸出電壓的峰峰值為1 V。
3．3 低通濾波器的設(shè)計
??? 由于目前光柵的移動速度多在120 m／min，最大不超過600 m／min，且光柵柵距為20μm時輸出的正交信號的頻率不超過500 kHz。因此，選定低通濾波器的截止頻率為fc=500 kHz，通帶增益K=1。具體設(shè)計電路如圖4所示。
3．4 差值電路的實現(xiàn)
??? IC—NV是IC—HAUS公司的單片A／D轉(zhuǎn)換芯片，能夠?qū)斎氲膕inθ／COSθ信號進行插值，從而輸出增量的正交編碼信號。IC—NV芯片的內(nèi)部結(jié)構(gòu)及外圍電路如圖5所示。其內(nèi)部集成了高速的比較器和毛刺濾波器，以保證信號的高速轉(zhuǎn)換和完整性；輸入／輸出引腳具有ESD防護，且與TTL、CMOS電平兼容，接口簡單可靠。
??? sinθ／cosθ信號首先進入芯片內(nèi)部的前置儀表放大器。其增益取決于輸入信號的電平及SG0、SGl引腳的狀態(tài)。通過將SGO、SGl置為高、低電平或開路來選擇不同的增益值，以適應峰峰值為20 mV～1．3 V的差分信號輸入(單端信號峰峰值可達2．6 V)。本系統(tǒng)中，sinθ和cosθ信號使用單端輸入方式，峰峰值為2 V，直流偏置為2．5V。因此在使用時需將NS和NC引腳與VREF(2．5 V)相連，以消除直流偏置。
??? 前置儀表放大器輸出的信號經(jīng)過高速轉(zhuǎn)換核心和轉(zhuǎn)換間距控制單元后進入后端信號處理單元。該單元根據(jù)不同的插值因子(Interpolat-ion Factor，IPF)輸出相應的方波信號。9種不同的插值因子可以通過SF0和SFl引腳來配置，最高可以實現(xiàn)每個輸入信號周期的64倍細分。
4 光柵信號處理電路的FPGA實現(xiàn)
4．1 NioslI處理器及其硬件平臺
??? NioslI處理器是A1tera公司在2004年推出的第二代軟核CPU。NiosII軟核處理器基于哈佛總線結(jié)構(gòu)，采用32位RISC單周期指令集、32位數(shù)據(jù)總線及流水線技術(shù)，支持32個外部中斷和可配置的MMU／MPU。NiosII有3個型號：e型、s型、f型。它們分別是針對不同應用要求優(yōu)化的：e型的面積最小，只需550個LE(邏輯單元)；f型的性能最高，最大性能可達200DMIPs以上；s型又叫標準型，其面積與性能介于e型與f型之間。
NiosII處理器通過AvaIon總線與外設(shè)進行連接。Avalon接口規(guī)范定義了主端口和從端口所需的信號和時序。它能以最少的邏輯資源來實現(xiàn)數(shù)據(jù)總線復用、地址譯碼、等待周期產(chǎn)生、地址對齊、中斷優(yōu)先級產(chǎn)生及仲裁等操作。用戶可以根據(jù)主從端口的規(guī)范在SOPC Builder中創(chuàng)建各種自定義組件，并掛到Avalon總線上。NiosII處理器支持多達256條用戶定制指令，極大地提高了軟件的執(zhí)行效率。這些優(yōu)勢使得NiosII系統(tǒng)成為可裁剪、可調(diào)整、可擴展的系統(tǒng)，更使其成為軟硬件緊密融合的系統(tǒng)。
??? 系統(tǒng)中選用CycloneII系列的FPGA EP2C5Q208，并且擴展了64 Mb SDRAM HY57 V641620和16 Mb Flash AMD29LVl60來構(gòu)建NiosII系統(tǒng)。? EP2C5系列FPGA內(nèi)部擁有4 608個Le和119 808位的RAM，并提供2個PLL和158個用戶引腳，完全能夠滿足本系統(tǒng)設(shè)計的需求。系統(tǒng)選用主動串行配置芯片EPCS1，該非易失性芯片具有1 Mb的內(nèi)部容量，遠大于EP2C5Q208所支持的最大配置文件的大小。當系統(tǒng)上電時，EPCS就可將配置數(shù)據(jù)重載到FPGA的配置RAM中。
4．2 二次細分辨向組件設(shè)計
??? 二次細分辨向組件的設(shè)計包括組件邏輯的硬件描述文件和軟件文件的設(shè)計。其中，硬件描述文件由任務邏輯模塊、寄存器描述模塊和Avalon接口模塊組成。軟件文件由HAL驅(qū)動文件的源文件(my_avalon-quadrature．c)、頭文件(my_avalon_quadrature．h)和寄存器訪問的頭文件(my_avalon_quadrature_regs．h)組成。這些文件的組織結(jié)構(gòu)如圖6所示。
??? 使用SOPC Builder中的Component Editor工具添加相應的硬件描述文件、信號接口和軟件文件，便可以方便地將用戶自定義組件集成到系統(tǒng)元件庫中去。為了實現(xiàn)NiosII處理器與自定義組件之間交換數(shù)據(jù)，首先需要定義一組寄存器，并對寄存器進行地址分配，同時根據(jù)Aval-on總線的時序?qū)拇嫫鬟M行存取操作。本組件中定義的脈沖計數(shù)寄存器Countnum_reg[31：0]和方向寄存器Dir_reg均為只讀寄存器，且相對地址分別為O和1。
任務邏輯設(shè)計是自定義組件設(shè)計過程中最重要的部分，主要實現(xiàn)插值芯片輸出正交信號的四細分，同時更新Countnum_reg和Dir_reg的值。如圖7所示，正交信號A2／B2的相位關(guān)系隨著光柵位移傳感器運動方向的不同而改變。當光柵讀數(shù)頭正向移動時，A2相信號超前于B2相信號90°，A2／B2兩信號的電平變化規(guī)律為OO→10→11→01→00。當光柵讀數(shù)頭反向移動時，A2相信號滯后于B2相信號90°，A2／B2兩信號的電平變化規(guī)律為00→01→ll→10→00。這樣，就可以通過判斷電平之間的狀態(tài)變化來決定是否對計數(shù)器進行操作。當狀態(tài)變化為00→10→11 →01→00時，對Countnum_reg進行加1操作，并將Dir_reg置1；而當變化為00→01→ll→10→OO時，則對Countnum_reg進行減1操作并將Dir_-reg置0。若狀態(tài)保持不變，則計數(shù)器和方向值保持不變。其余狀態(tài)之間的變化，規(guī)定為無效。
??? 上述的4個狀態(tài)之間的轉(zhuǎn)移可以通過設(shè)計有限狀態(tài)機來實現(xiàn)。系統(tǒng)主時鐘clk選用50 MHz，能夠保證正確采樣狀態(tài)之間的變化。該有限狀態(tài)機由5個狀態(tài)組成，它們分別是idle、00、01、l1、10。采用one—hot的編碼方式，可以有效地避免競爭冒險現(xiàn)象，提高抗干擾能力。其綜合生成的電路無論是在效率還是穩(wěn)定性方面都能夠滿足設(shè)計要求。任務邏輯模塊的仿真結(jié)果如圖8所示。
?
??? 若記錄相鄰兩次Countnum_reg的差值，便可通過以下的公式計算光柵讀數(shù)頭移動的距離：
??? 式中：N為插值芯片的插值因子，d為光柵柵距。
4．3 二次細分測速組件設(shè)計
??? 光柵讀數(shù)頭的移動速度應在一定范圍之內(nèi)，否則會造成丟數(shù)等誤差。測速組件主要對讀數(shù)頭的移動速度進行實時監(jiān)控，從而實現(xiàn)過速報警。其設(shè)計過程與二次細分辨向組件類似。移動速度的計算公式如下：
??
式中：d為光柵柵距，f為插值芯片輸出正交信號的頻率，
??? N為插值芯片的插值因子，n為t時間內(nèi)正交信號的個數(shù)。由此可知，只要測出頻率f即可求得移動速度。
??? 寄存器描述文件中定義了4個寄存器，如表1所列。
??? 任務邏輯設(shè)計采用測周期的方法，即根據(jù)Div_reg中的分頻因子對待測信號tclk進行分頻，在分頻后信號的高電平內(nèi)記錄標準信號sclk的個數(shù)，并在其下降沿將計數(shù)值存到COUnt_reg中。同時，在其低電平內(nèi)將Countready_reg置1，通知AVaIon主設(shè)備計數(shù)值已就緒。待測頻率的計算公式如下：
??? 
??? 該方法可能會產(chǎn)生±1個標準脈沖的測量誤差，由于系統(tǒng)標準頻率與待測正交信號相比為高頻信號，因此能實現(xiàn)高精度的頻率測量。
4．4 LCD控制組件的設(shè)計
??? 本系統(tǒng)中使用的LCD為128×64的點陣黑白屏，其內(nèi)嵌控制器為KS0107／KS0108。該液晶模塊的D／I引腳用于指示模塊處理數(shù)據(jù)／命令；R／W引腳控制讀／寫操作；EN引腳為使能信號，CSl／CS2為屏幕的左右半屏控制器片選信號。
??? 本系統(tǒng)在NiosII IDE開發(fā)環(huán)境中設(shè)計應用程序，其程序流程如圖9所示。
?
5 結(jié)論
??? ①與傳統(tǒng)的分立元件細分電路相比，本系統(tǒng)中使用了專用的插值芯片IC—NV，不但提高了系統(tǒng)集成度，而且在簡化PCB設(shè)計的同時提高了細分數(shù)。NiosII嵌入式處理器使用，既提高了系統(tǒng)性能，又降低了費用。利用Component Editor工具設(shè)計的二次細分辨向模塊、測速模塊及LCD控制模塊，可以隨時根據(jù)需要更改驅(qū)動程序并可重復利用，實現(xiàn)了系統(tǒng)的集成和模塊化。
??? ②仿真結(jié)果表明，該系統(tǒng)設(shè)計簡單靈活，穩(wěn)定性高，實時性強，可通過調(diào)節(jié)插值芯片的插值數(shù)實現(xiàn)高達64倍的細分。
工商網(wǎng)監(jiān)
評論