電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>制造/封裝>AD19中同封裝的焊盤(pán)報(bào)錯(cuò)怎么辦

AD19中同封裝的焊盤(pán)報(bào)錯(cuò)怎么辦

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

評(píng)論

查看更多

相關(guān)推薦

AD19原理圖放置器件過(guò)程無(wú)法使用交互快捷鍵

with reference to axis-X和Flip with reference toaxis-Y,原來(lái)在AD19這兩個(gè)命令沒(méi)有設(shè)置快捷鍵,后來(lái)設(shè)置完后仍然無(wú)法使用X和Y。3.另外在AD13
2019-05-07 20:40:21

AD19很難從盤(pán)中間出線怎么辦?

一般情況下,通過(guò)快捷鍵shift+E進(jìn)行中心的抓取,就能很愉快的解決這一問(wèn)題;但AD19確行不通。中國(guó)IC交易網(wǎng)中國(guó)ICPDF網(wǎng)經(jīng)過(guò)一方小嘗試,可以試試以下的方法:1. 快捷鍵TP進(jìn)入?yún)?shù)設(shè)置的界面,在“System”欄的“General”設(shè)置,選擇“高級(jí)設(shè)置”。
2019-08-19 11:10:24

AD19放置結(jié)點(diǎn)的方法?

請(qǐng)教各位大神,AD19如何放置結(jié)點(diǎn)?
2019-08-06 10:01:40

AD19敷銅不能連接到網(wǎng)絡(luò)

剛從ad13轉(zhuǎn)到ad19就蒙了,這個(gè)器件上無(wú)法敷銅,百度過(guò)后未能解決,有沒(méi)有遇見(jiàn)相同情況的人?但是其他器件情況正常,如圖3。莫非我封裝畫(huà)的有問(wèn)題?
2020-02-13 22:28:02

AD19的主要新功能

),可以導(dǎo)入到PCB18.多板設(shè)計(jì)里面添加支持FPC(軟板)的功能。18.多板設(shè)計(jì)里面添加支持FPC(軟板)的功能。關(guān)于AD19 ,大家有哪些試用體驗(yàn)? 歡迎跟帖交流和分享!
2018-12-11 19:24:21

ad19板孔消失

ad19畫(huà)好板形及板孔后,關(guān)掉文件,然后打開(kāi)板回的孔消失了,請(qǐng)各位指點(diǎn)。開(kāi)孔是用快捷鍵T-V-B
2020-11-03 17:39:52

封裝定義是頂層但是畫(huà)的盤(pán)的絲印那些是底層怎么解決?

我的封裝定義是頂層,可是畫(huà)的盤(pán)的絲印那些是底層,這樣怎么解決?
2019-05-07 07:35:14

盤(pán)尺寸國(guó)標(biāo)

請(qǐng)問(wèn)有人知道不同封裝的電阻對(duì)應(yīng)的盤(pán)尺寸大小嗎?
2020-07-29 11:16:47

AD09創(chuàng)建奇異盤(pán)導(dǎo)入pcb異常

→1.我在制作奇異盤(pán)時(shí),依照網(wǎng)上方法繪制不規(guī)則的top/top paste/top solder三層,再放置一個(gè)top layer層的盤(pán),在Save. sch增加此封裝,但是在導(dǎo)入pcb時(shí)候
2018-08-28 18:12:38

Allegro修改盤(pán)封裝會(huì)自動(dòng)更新么?

如題,在修改盤(pán)后xx.pad文件后 再調(diào)用原來(lái)用該盤(pán)做的xx.dra,xx.psm封裝文件 里面的所用的盤(pán)會(huì)自動(dòng)更新么?或者怎么做能完成更新?望各位大神指點(diǎn)一二。。
2013-12-03 18:08:24

Allegro盤(pán)封裝制作.pdf ...

Allegro盤(pán)封裝制作.pdf ... Allegro盤(pán)封裝制作.pdf ...
2013-05-13 23:13:53

Altium Designer19編譯無(wú)錯(cuò),仿真提示gnd spice reference net...

新手小白 這種情況應(yīng)該怎么辦鴨 百度說(shuō)什么GND換個(gè)port 沒(méi)看懂版本AD19 加載了simulate插件
2020-11-11 15:01:04

Altium19絲印到盤(pán)的距離設(shè)置,并分析絲印重疊盤(pán)的影響

在我們PCB設(shè)計(jì)的時(shí)候,有時(shí)候總會(huì)碰到絲印會(huì)重疊在盤(pán)上面,那么我們?cè)O(shè)置一個(gè)絲印盤(pán)的距離的報(bào)錯(cuò)就行了。如果我們絲印一附在盤(pán)上便會(huì)自動(dòng)的報(bào)錯(cuò),就是提高我們的PCB設(shè)計(jì)效率,我們就以AD19為例,進(jìn)行講解。1. 在設(shè)計(jì)——規(guī)則,或者快捷鍵DR打開(kāi)我們的規(guī)則約束器:(圖文詳解見(jiàn)附件)
2019-11-18 11:31:01

Altium19如何快速挖槽

我們?cè)赑CB設(shè)計(jì),不管是高壓板卡爬間距,還是板型結(jié)構(gòu)的要求。我們都需要進(jìn)行挖槽,挖槽就是在設(shè)計(jì)PCB的時(shí)候進(jìn)行挖空處理。那么挖槽就有長(zhǎng)方形,正方形,圓形和異形挖槽。就以AD19為例對(duì)兩種類(lèi)型的挖槽
2019-11-18 11:24:57

Altium19很難從盤(pán)中間出線的解決方法

AD19繪制PCB板時(shí),遇到比較尷尬的情況,在布線的過(guò)程中發(fā)現(xiàn):出線不能從盤(pán)的中心出來(lái),都會(huì)強(qiáng)制的從盤(pán)的旁邊出線,如下圖: 一般情況下,通過(guò)快捷鍵shift+E進(jìn)行中心的抓取,就能很愉快
2019-11-01 17:59:31

PADS封裝庫(kù)盤(pán)編號(hào)如何快速修改

通常在PADS封裝庫(kù)的編輯,通過(guò)設(shè)定坐標(biāo)+復(fù)制+偏移的方法,可以快速生產(chǎn)新異種封裝,但往往可能涉及盤(pán)編號(hào)的重排,快速實(shí)現(xiàn)盤(pán)重編號(hào),特別是40PIN以上的異形盤(pán),可以避免對(duì)盤(pán)逐個(gè)修改所產(chǎn)生額外時(shí)間成本
2019-07-18 07:43:51

PCB封裝 盤(pán)直徑如何確定?

剛?cè)腴T(mén),一些基本的知識(shí)都不了解,請(qǐng)問(wèn)有經(jīng)驗(yàn)的設(shè)計(jì)師。在做常用的PCB元件封裝的時(shí)候,比如管腳是0.6mm,那盤(pán)中間通孔取0.8mm的樣子(比管腳大0.2mm),那盤(pán)直徑是不是取1.3mm左右,盤(pán)的尺寸如何確定,有沒(méi)有什么經(jīng)驗(yàn)標(biāo)準(zhǔn)啊?求指導(dǎo)
2014-10-11 12:51:24

PCB板設(shè)計(jì)盤(pán)設(shè)計(jì)標(biāo)準(zhǔn)

  在進(jìn)行PCB板設(shè)計(jì)設(shè)計(jì)PCB盤(pán)時(shí),就需要嚴(yán)格按照相關(guān)要求標(biāo)準(zhǔn)去設(shè)計(jì)。因?yàn)樵赟MT貼片加工,PCB盤(pán)的設(shè)計(jì)十分重要,盤(pán)設(shè)計(jì)的會(huì)直接影響著元器件的焊接性、穩(wěn)定性和熱能傳遞,關(guān)系著貼片加工
2018-09-25 11:19:47

PCB設(shè)計(jì)盤(pán)孔徑與盤(pán)寬度設(shè)置多少?

PCB設(shè)計(jì)盤(pán)孔徑與盤(pán)寬度設(shè)置多少?
2023-04-12 11:34:11

Ubuntu18.04下運(yùn)行run_demo報(bào)錯(cuò)怎么辦

為什么Ubuntu18.04下運(yùn)行run_demo會(huì)報(bào)錯(cuò)呢?Ubuntu18.04下運(yùn)行run_demo報(bào)錯(cuò)怎么辦?
2022-02-16 06:37:47

ad6.9異形盤(pán)導(dǎo)入PCB后報(bào)錯(cuò),請(qǐng)問(wèn)怎么才能在不修改規(guī)則的情況下,讓這個(gè)異形盤(pán)報(bào)錯(cuò)呢?

自己做了個(gè)異形盤(pán),三部分組成,1、3是用FILL做的,2是真盤(pán)。導(dǎo)入PCB后報(bào)規(guī)則錯(cuò)誤,分別是FILL和盤(pán)短路與距離太近。怎么才能在不修改規(guī)則的情況下,讓這個(gè)異形盤(pán)報(bào)錯(cuò)
2018-06-12 14:16:06

cadence導(dǎo)網(wǎng)表時(shí)報(bào)錯(cuò)怎么辦?

cadence的原理圖中不畫(huà)支架但畫(huà)封裝時(shí)要做出來(lái)!導(dǎo)網(wǎng)表時(shí)報(bào)錯(cuò)怎么辦
2013-09-06 11:13:18

cadence自帶FPGA封裝盤(pán)為什么為通孔盤(pán),是不是畫(huà)錯(cuò)了?

使用cadence自帶的XILINX的fpga的PCB封裝,其盤(pán)不是表貼盤(pán)而是通孔盤(pán),這是為什么?所用FPGA型號(hào)為spartan6系列xc6slx150csg484,圖一是封裝的top層
2020-08-05 16:08:22

pads 盤(pán)

TSOP48封裝的芯片,其Datasheet,芯片左列管腳外端到右列管腳外端之間的距離是787密耳,我做了個(gè)PCB封裝,管腳盤(pán)尺寸是65X10密耳,左列管腳盤(pán)中心到右列管腳盤(pán)中心之間的距離是不是應(yīng)該也是787密耳?
2009-10-13 13:29:36

pads,PCB封裝的 熱盤(pán) 如何添加 ?

`如下圖,為 48-PIN-LQFP 的PCB封裝 ;請(qǐng)教:1. pads,想給 這個(gè)封裝加個(gè) 熱盤(pán),怎么加 ?2. 添加過(guò)程是在 PCB decal editor環(huán)境下操作,還是 在PCB環(huán)境
2017-08-23 00:08:19

qfpn封裝散熱盤(pán)的問(wèn)題

qfpn封裝的散熱盤(pán)的soldmask層為什么要按照下圖的來(lái)做
2014-11-15 14:51:23

sx1278驅(qū)動(dòng)移植時(shí)報(bào)錯(cuò)怎么辦?如何解決

sx1278驅(qū)動(dòng)移植時(shí)報(bào)錯(cuò)怎么辦?如何解決?為什么會(huì)同時(shí)調(diào)用stm32f10x.h和stm32f103xe.h這兩個(gè)頭文件呢?
2022-02-21 07:23:45

【Altium】安裝AD19時(shí)候遇到這種問(wèn)題(適合新手資料)

`很多人安裝AD19時(shí)候遇到這種問(wèn)題,點(diǎn)擊不了下一步。今天錄制了一個(gè)安裝AD19的教程,從安裝包,AD19使用,到破解,希望對(duì)大家有所幫助。`
2019-04-08 09:51:40

【Altium小課專(zhuān)題 第188篇】如何讓盤(pán)盤(pán)編號(hào)默認(rèn)從1開(kāi)始?

→Defaults→Pad”在“Proprieties→Designator”設(shè)置為“1”,即每個(gè)新建的封裝放置的盤(pán)編號(hào)都會(huì)是“1”了。 圖4-13盤(pán)編號(hào)默認(rèn)設(shè)置位置示意圖
2021-09-08 16:07:23

【技術(shù)】BGA封裝盤(pán)的走線設(shè)計(jì)

電鍍填平當(dāng)BGA封裝盤(pán)間距小而無(wú)法出線時(shí),需設(shè)計(jì)盤(pán)孔,將孔打在盤(pán)上面,從內(nèi)層走線或底層走線,這時(shí)的盤(pán)孔需要 樹(shù)脂塞孔電鍍填平 ,如果盤(pán)孔不采取樹(shù)脂塞孔工藝,焊接時(shí)會(huì)導(dǎo)致焊接不良,因?yàn)?b class="flag-6" style="color: red">焊盤(pán)
2023-03-24 11:51:19

為什么AD10長(zhǎng)條盤(pán)保存后變成圓盤(pán)

請(qǐng)問(wèn)各位大俠在畫(huà)板的時(shí)候,有沒(méi)有遇到這樣的問(wèn)題。自己做的元件封裝,全部盤(pán)是長(zhǎng)條狀的。在AD10保存為PcbDoc后,打開(kāi)是正常的長(zhǎng)條狀盤(pán)。但保存為.pcb(99se格式)時(shí),打開(kāi)就變成圓形盤(pán)
2019-09-30 04:38:33

為什么Allegro蛇形天線封裝盤(pán)重疊無(wú)法生成PSM文件?

在使用allegro繪制蛇形天線封裝的時(shí)候,天線本體是盤(pán)1,饋點(diǎn)是盤(pán)2疊加在盤(pán)1上,導(dǎo)致報(bào)錯(cuò)無(wú)法生成PSM文件,請(qǐng)問(wèn)怎么解決呢?
2019-09-25 05:35:28

為何盤(pán)到邊界也不會(huì)報(bào)錯(cuò)!

這是一個(gè)裝鍋?zhàn)衅?b class="flag-6" style="color: red">焊盤(pán), 我自已畫(huà)的時(shí)候變成綠色報(bào)錯(cuò),但別人也一樣放置卻不會(huì),檢查設(shè)置也是沒(méi)有問(wèn)題,,這個(gè)應(yīng)該怎樣畫(huà)?
2019-08-28 18:24:38

什么是BOM?與盤(pán)不匹配,怎么辦?

,印制板里面的導(dǎo)線把盤(pán)連接起來(lái),實(shí)現(xiàn)元器件在電路的電氣連接。BOM 錯(cuò)料的原因1BOM型號(hào)錯(cuò)誤BOM文件是從EDA軟件里面生成輸出的,在整個(gè)設(shè)計(jì)過(guò)程中導(dǎo)致BOM文件里面的數(shù)據(jù)錯(cuò)誤有很多種情況。例如:修改
2023-02-17 10:22:05

使用Allegro從brd文件中導(dǎo)出封裝盤(pán)的方法

尚不能正常使用,我相信很多讀者都會(huì)在這里遇到問(wèn)題,因?yàn)榘凑漳J(rèn)設(shè)置,Allegro會(huì)去檢查封裝所使用的盤(pán)即pad文件是否存在于環(huán)境變量所指定的目錄。例如,在本人所用的電腦上,pad路徑設(shè)置為D
2014-11-12 17:51:40

使用LP Wizard制作Allegro插件封裝,在批處理生成盤(pán)時(shí)報(bào)錯(cuò)

大家好! 使用LP Wizard制作Allegro插件封裝,在批處理生成盤(pán)時(shí)報(bào)錯(cuò),并停止封裝建立。Pad_Allegro報(bào)錯(cuò)如下:PADS TACK ERRORS and WARNINGS
2014-07-17 11:29:28

關(guān)于AD19軟件網(wǎng)格鋪銅錯(cuò)位的設(shè)置問(wèn)題

請(qǐng)教一下各位大神,AD19的設(shè)計(jì)規(guī)則什么地方可以設(shè)置不同層的網(wǎng)格錯(cuò)開(kāi),如雙層的網(wǎng)格鋪銅,可以自動(dòng)頂層和底層錯(cuò)開(kāi)設(shè)計(jì),非常感謝!
2021-06-21 09:24:12

四層板內(nèi)層敷銅不避開(kāi)封裝內(nèi)盤(pán)如何設(shè)置

如圖,綠色即為報(bào)錯(cuò),原本這四個(gè)盤(pán)周?chē)姆筱~應(yīng)該周?chē)男∵^(guò)孔一樣,與敷銅區(qū)域有間距,我敷銅設(shè)置也是同一網(wǎng)絡(luò)連接的,但看上去似乎沒(méi)有避開(kāi),該如何設(shè)置?
2022-01-19 15:39:37

如何才能畫(huà)出Altium按鍵封裝外面的這個(gè)盤(pán)?

按鍵封裝外面這個(gè)盤(pán)怎么能畫(huà)出來(lái)呢?
2019-09-30 04:47:01

如何設(shè)置0805的電阻的盤(pán)大?。?/a>

怎么設(shè)置才能讓Altium相同網(wǎng)絡(luò)標(biāo)號(hào)盤(pán)顯示色?

相同網(wǎng)絡(luò)標(biāo)號(hào)盤(pán)顯示色怎么設(shè)置
2019-09-11 02:21:22

有關(guān)AD19畫(huà)PCB的一個(gè)問(wèn)題

運(yùn)用AD19導(dǎo)入PCB之后,進(jìn)行元件布局,之前的版本是在Tool/Component Placement 中有Auto place,但在AD19沒(méi)有找到元件自動(dòng)布局的指令,請(qǐng)問(wèn)有人知道嘛?
2019-10-02 17:53:18

村田電感1008(2520)的封裝尺寸,AD畫(huà)封裝找不到盤(pán)的標(biāo)準(zhǔn)尺寸

村田電感 1008(2520)的封裝尺寸,AD畫(huà)封裝找不到標(biāo)準(zhǔn)尺寸。請(qǐng)大佬給我兩個(gè)盤(pán)的尺寸
2019-01-12 12:26:03

求0201排阻封裝庫(kù) 和 圓形盤(pán)貼片封裝庫(kù)

求0201排阻封裝庫(kù) 和 圓形盤(pán)貼片封裝庫(kù)
2014-11-05 16:53:32

求教,protel99se的PCB設(shè)計(jì)問(wèn)題,原理圖四個(gè)引腳,封裝只有兩個(gè)盤(pán),不許加盤(pán),出現(xiàn)錯(cuò)誤該怎么辦。

變壓器的原理圖有四個(gè)引腳,但是我們老師讓我們畫(huà)的封裝只有兩個(gè)盤(pán)多余兩個(gè)引腳導(dǎo)致pcb載入net時(shí)出錯(cuò),不知道怎么辦,我問(wèn)了老師,他讓我刪掉多余的引腳的編號(hào),但是我仍然出錯(cuò),我室友刪掉編號(hào)之后就可以了,不知道為什么,弄了幾個(gè)小時(shí)還是這樣,有大神能教教我嗎
2022-04-20 02:17:01

求畫(huà)PCB盤(pán)封裝公式

求畫(huà)PCB盤(pán)封裝公式,例如QFN,QFP的IC封裝
2016-08-14 23:30:29

用AD怎么畫(huà)環(huán)形盤(pán)封裝?

用AD怎么畫(huà)環(huán)形盤(pán)封裝?
2018-07-27 10:23:55

電路板盤(pán)掉了怎么辦

`  誰(shuí)來(lái)闡述一下電路板盤(pán)掉了怎么辦?`
2020-01-15 15:27:10

畫(huà)盤(pán)封裝時(shí)的問(wèn)題

請(qǐng)問(wèn)pcb editor 在畫(huà)bga封裝時(shí),在放置盤(pán)時(shí),當(dāng)放到第12行時(shí),會(huì)莫名其妙的出現(xiàn)多余的線條!在放置下一個(gè)盤(pán)時(shí),會(huì)出現(xiàn)如下多余的線條請(qǐng)問(wèn)各位大神,為什么會(huì)出現(xiàn)這種情況?
2017-02-21 21:23:22

硅麥封裝圓環(huán)盤(pán)的網(wǎng)絡(luò)怎么走線

常見(jiàn)的模擬麥克風(fēng)的封裝有一個(gè)圓環(huán)盤(pán),但實(shí)際上圓環(huán)不是盤(pán),網(wǎng)上給出的一般是環(huán)形的line或則環(huán)形的敷銅,然后在其里面放置一個(gè)小的盤(pán),但在實(shí)際pcb走線時(shí),這個(gè)圓環(huán)就會(huì)報(bào)錯(cuò),如何解決,或則怎么樣畫(huà)這種封裝才對(duì)
2022-01-19 16:20:36

能用Allegro自帶的盤(pán)來(lái)做封裝嗎?

我是Allegro的新手,也學(xué)習(xí)了Allegro的教程,在教程里,我看到每次做封裝時(shí)都要先做盤(pán),那我能不能不做盤(pán)而直接用Allegro自帶的盤(pán)來(lái)元件的封裝嗎?有請(qǐng)高人請(qǐng)教。
2013-01-16 08:43:48

解決問(wèn)題:請(qǐng)問(wèn)AD19的panels面板沒(méi)有l(wèi)ibrarys選項(xiàng)如何添加刪除可用庫(kù)?AD19怎樣添加和刪除元件庫(kù)?

借用別人的問(wèn)題描述:AD19的panels面板沒(méi)有l(wèi)ibrarys選項(xiàng)怎么添加刪除可用庫(kù)?在AD19屏幕右下角的panels面板-----彈出的面板類(lèi)型只有components元件面板,沒(méi)有以前
2019-12-01 23:17:21

請(qǐng)教大神固件編譯報(bào)錯(cuò)了該怎么辦

請(qǐng)教大神固件編譯報(bào)錯(cuò)了該怎么辦呢?
2021-12-28 06:27:56

請(qǐng)教大神固件編譯報(bào)錯(cuò)了該怎么辦

請(qǐng)教大神固件編譯報(bào)錯(cuò)了該怎么辦呢?
2022-03-29 19:15:23

請(qǐng)問(wèn)AD19的panels面板沒(méi)有l(wèi)ibrarys選項(xiàng)如何添加刪除可用庫(kù)?

AD19的panels面板沒(méi)有l(wèi)ibrarys選項(xiàng)怎么添加刪除可用庫(kù)?在AD19屏幕右下角的panels面板-----彈出的面板類(lèi)型只有components元件面板,沒(méi)有以前版本的librarys庫(kù)面板。如果添加/刪除可用庫(kù)?
2019-03-06 05:14:01

請(qǐng)問(wèn)盤(pán)間距比差分規(guī)則的間距大,差分線走不出來(lái)該怎么辦?

盤(pán)間距比差分規(guī)則的間距大,差分線走不出來(lái),怎么辦
2019-09-10 23:04:40

請(qǐng)問(wèn)Allegro添加元件盤(pán)時(shí)無(wú)法預(yù)覽盤(pán)怎么辦?

求大佬幫助,Allgreo 布置盤(pán)時(shí)無(wú)法預(yù)覽。按照網(wǎng)上教程在setup=〉user preference=>Paths=>library=〉padpath/devpath
2018-07-27 17:07:58

請(qǐng)問(wèn)D19很難從盤(pán)中間出線是為什么?

D19很難從盤(pán)中間出線是怎么回事?
2019-03-20 07:35:04

請(qǐng)問(wèn)PCB線寬盤(pán)大小報(bào)錯(cuò)如何設(shè)置?

PCB線寬,盤(pán)大小報(bào)錯(cuò),怎么設(shè)置?。窟€有,即使元器件重疊,也不報(bào)錯(cuò),誒,大神,指點(diǎn)迷津吧 PCB報(bào)錯(cuò).docx (137.02 KB )
2019-02-25 00:56:17

請(qǐng)問(wèn)TF卡座封裝的幾個(gè)盤(pán)需要接地嗎

我看TF卡座封裝有4個(gè)盤(pán)是固定TF卡座的,請(qǐng)問(wèn)這幾個(gè)盤(pán)需要接地嗎?如果需要,能否與TF卡的VSS共地?謝謝~
2019-01-21 06:15:18

請(qǐng)問(wèn)allegro封裝不設(shè)置熱風(fēng)盤(pán)和隔離盤(pán)對(duì)多層pcb板有影響嗎?

在allegro制作插件通孔封裝時(shí),只設(shè)置正盤(pán),不設(shè)置熱風(fēng)盤(pán)和隔離盤(pán),對(duì)多層pcb板有影響嗎?
2019-09-16 10:27:51

請(qǐng)問(wèn)不規(guī)則盤(pán)如何做PCB封裝

請(qǐng)問(wèn)不規(guī)則盤(pán)如何做PCB封裝啊是不是鋪銅.還是添置啊如
2010-05-21 23:08:58

請(qǐng)問(wèn)做BGA封裝盤(pán)要做阻嗎?

做BGA封裝盤(pán)要做阻嗎?要選那個(gè)?
2019-07-22 01:44:50

請(qǐng)問(wèn)這個(gè)盤(pán)報(bào)錯(cuò)怎么取消?

這個(gè)盤(pán)報(bào)錯(cuò)怎么取消
2019-07-11 05:35:22

Altium Designer教程之AD19軟件安裝免費(fèi)下載

本文檔的主要內(nèi)容詳細(xì)介紹的是Altium Designer教程之AD19軟件安裝免費(fèi)下載。
2018-12-19 08:00:000

AD中同封裝的焊盤(pán)報(bào)錯(cuò)怎么辦

在將原理圖通過(guò)網(wǎng)表導(dǎo)入或者直接導(dǎo)入的方式導(dǎo)入到PCB中,我們有時(shí)候可以看到同封裝的焊盤(pán)在進(jìn)行綠色報(bào)錯(cuò),一般情況下是多管腳的IC元器件報(bào)錯(cuò),例如可以看到如圖5-15所示的報(bào)錯(cuò)情況。遇到這樣的情況我們應(yīng)該如何處理?
2020-09-21 15:22:4618961

AD19中多選操作修改器件所在層教程

AD19中多選操作修改器件所在層教程
2021-08-05 16:44:450

AD19 PCB中添加3D封裝模型的詳細(xì)步驟

AD19 PCB中,添加3D封裝模型,模型必須時(shí) Step 格式
2021-08-16 11:19:560

AD19制作stm32最小系統(tǒng)板

AD19制作stm32最小系統(tǒng)板本人小白,如有制作步驟有所不妥還請(qǐng)大佬指出。首先明確制作目標(biāo):運(yùn)用AD19的軟件設(shè)計(jì)出一塊STM32F103C8T6的最小系統(tǒng)板。一.建立工程。1.我們先建立
2021-11-17 18:21:0127

AD19設(shè)計(jì)規(guī)則設(shè)置

AD19設(shè)計(jì)規(guī)則設(shè)置
2022-08-08 15:31:317

已全部加載完成