功率電子封裝結(jié)構(gòu)詳解

封裝技術(shù)是一種將芯片與承載基板連接固定、引出管腳并將其塑封成整體功率器件或模塊的工藝，主要起到電氣連接、結(jié)構(gòu)支持和保護(hù)、提供散熱途徑等作用[4]。封裝作為模塊集成的核心環(huán)節(jié)，封裝材料、工藝和結(jié)構(gòu)直接影響到功率模塊的熱、電和電磁干擾等特性。目前成熟的封裝技術(shù)主要是以銀膠或錫基釬料等連接材料、引線連接等封裝結(jié)構(gòu)為主，耐高溫、耐高壓性能差，電磁兼容問題突出，無法提供高效的散熱途徑。近來，燒結(jié)銀互連材料、三維集成封裝結(jié)構(gòu)等由于具有優(yōu)異的耐高溫、高導(dǎo)熱性能，可以實現(xiàn)雙面散熱、大幅降低開關(guān)損耗，使得功率模塊具有良好的熱、電特性和可靠性，獲得了越來越多的研究和關(guān)注，有望滿足第三代半導(dǎo)體器件在高溫、高壓和高頻領(lǐng)域的可靠應(yīng)用。本文針對功率電子封裝結(jié)構(gòu)設(shè)計的最新研究進(jìn)展進(jìn)行了總結(jié)和展望。

封裝結(jié)構(gòu)

根據(jù)芯片組裝方式和互連工藝的不同，功率電子封裝結(jié)構(gòu)可分為焊接式封裝和壓接式封裝兩種形式。封裝結(jié)構(gòu)的發(fā)展趨勢如圖4所示，其中焊接式封裝可以采用引線鍵合、倒裝芯片(BGA互連)、金屬柱互連、凹陷陣列互連、沉積金屬膜互連等結(jié)構(gòu)。壓接式封裝是借助外界機械壓力形成互連結(jié)構(gòu)。為了便于對比分析，將上述幾種封裝方式的優(yōu)缺點列于表6[18]。引線鍵合具有技術(shù)成熟、成本低、布線靈活等優(yōu)點。然而，引線鍵合的模塊具有較高的寄生電感，只能從底板單面散熱[18]。并且，由于鍵合引線和芯片的CTE不匹配，產(chǎn)生較大的熱-機械應(yīng)力，使得焊點易疲勞失效，成為模塊在功率循環(huán)過程中最主要的失效形式。

圖4 封裝結(jié)構(gòu)的發(fā)展趨勢[5]

表6 封裝結(jié)構(gòu)對比[18]

目前功率電子封裝結(jié)構(gòu)逐漸從傳統(tǒng)的引線鍵合標(biāo)準(zhǔn)封裝結(jié)構(gòu)向二次注塑(Overmold)、雙面連接(Double-Side Bonding)、器件集成(Component Integration)、三維功率集成封裝結(jié)構(gòu)(3D Power Integration)發(fā)展。通過去除引線，可以降低電磁干擾、提高散熱效率、增大集成度。其中，注塑結(jié)構(gòu)為緊湊型平面封裝，易于批量模塊生產(chǎn);

雙面連接結(jié)構(gòu)可以實現(xiàn)雙面散熱，提高散熱效率;器件集成結(jié)構(gòu)可以將多種功能集成在模塊內(nèi)部，提高開關(guān)速度;三維功率集成結(jié)構(gòu)是將芯片在垂直方向上堆疊連接，可大幅降低寄生電感，提升開關(guān)性能[5]。相比于二維封裝，三維封裝具有顯著的優(yōu)點，如可以在垂直方向上大大縮短回路距離，降低寄生電感和電磁干擾，提高傳輸速度，提高開關(guān)性能，降低功率損耗;可以集成多種芯片和器件，如門極驅(qū)動電路、去耦電容、散熱器等，進(jìn)一步提高功率集成密度，縮小封裝體積。但是，三維封裝目前也面臨一些挑戰(zhàn)，如芯片疊層互連帶來的熱管理、生產(chǎn)工藝和良率等問題，制程工藝有待進(jìn)一步完善[6,19]。

3.1 二次注塑封裝

二次注塑封裝結(jié)構(gòu)是在傳統(tǒng)引線鍵合的封裝結(jié)構(gòu)基礎(chǔ)上，將芯片直接粘接在引線框架上，去除了鍵合引線，并用環(huán)氧樹脂進(jìn)行注塑封裝的結(jié)構(gòu)。與引線鍵合的封裝結(jié)構(gòu)相比，注塑封裝的芯片頂部連接面積增大，使得散熱效率提高;寄生電感降低，使得功率損耗降低，并且非常利于模塊化批量生產(chǎn)，在電動汽車的整流器中得到廣泛應(yīng)用。

3.2 雙面連接封裝

雙面連接結(jié)構(gòu)是將芯片分別與上、下基板連接，例如西門康公司提出的SKiN功率模塊[20]、富士電機提出的銅針互連SiC功率模塊[21]等，可以達(dá)到去除鍵合引線的目的。雙面連接封裝結(jié)構(gòu)主要有兩個優(yōu)點：(1)消除發(fā)射極表面的引線鍵合，有效降低寄生電感，減小電壓過沖和功率損耗，提高開關(guān)性能;(2)實現(xiàn)芯片上下兩個方向散熱，提高散熱效率，有效降低芯片結(jié)溫，從而減緩失效。美國橡樹嶺國家實驗室提出了一種雙面連接DBC基板封裝的Si IGBT或SiC MOSFET功率模塊，相比于傳統(tǒng)的引線鍵合模塊，其電感降低62%，開關(guān)損耗降低50%~90%，散熱效率提高40%~50%[22]。

但雙面連接結(jié)構(gòu)也有一些缺點。第一，相比于引線鍵合模塊，雙面連接結(jié)構(gòu)具有更多層材料，加大了封裝工藝的復(fù)雜性。第二，各層材料的CTE不同，熱失配會產(chǎn)生更大的熱-機械應(yīng)力，降低了連接層可靠性。為了降低熱-機械應(yīng)力，一些與芯片CTE匹配的金屬，如Mo或Cu/Mo/Cu[23]等被用作中介層材料。第三，在實現(xiàn)不同厚度的多芯片雙面連接的功率模塊時，如圖5所示，需要可以在芯片和DBC基板之間電鍍或連接不同高度的微型金屬柱(Micro-Metal Post)或銅頂針(Cu Pin)等，解決多芯片厚度不同帶來的高度差異問題[6]。第四，錫基釬料是模塊封裝中最常用的互連材料，在雙面連接模塊封裝過程中，通常需要多個連接步驟，這就需要一組具有不同熔點的釬料，限制了模塊的服役溫度。因此在雙面連接封裝結(jié)構(gòu)中，具有高導(dǎo)熱、高導(dǎo)電和高熔點的燒結(jié)銀焊膏成為了互連材料的優(yōu)先選擇。

圖5 雙面連接封裝結(jié)構(gòu)[6]

3.3 器件集成封裝

器件集成封裝是在模塊里集成多種功能的器件，例如集成門極驅(qū)動電路、去耦電容、溫度傳感器、電流傳感器和保護(hù)電路等[18]。器件集成封裝具有很多優(yōu)點，例如通過集成門極驅(qū)動電路和去耦電容，可以降低母排或模塊外部接插件的寄生電感，縮短功率器件和門極驅(qū)動之間的連接，降低門極回路電感，實現(xiàn)抑制電磁干擾，提高均流性能和開關(guān)速度。但是該封裝結(jié)構(gòu)也存在一定的局限性，例如，集成的門極驅(qū)動電路一般比較簡單，模塊的整體尺寸、載流能力和開關(guān)頻率受各集成器件的限制。此外，在器件集成封裝之前，需要檢驗各器件的耐溫性能，避免因為器件集成距離太近，影響溫度敏感器件的正常工作[5]。

3.4 三維功率集成封裝

三維集成封裝結(jié)構(gòu)形式如圖6所示，三維封裝結(jié)構(gòu)主要分為疊層型三維封裝和埋置型三維封裝[24]，是在二維封裝的基礎(chǔ)上，采用引線鍵合、倒裝芯片、微凸點、球珊陣列(Ball Grid Array，BGA)、硅通孔(Through Silicon Via，TSV)、PCB埋置等工藝技術(shù)，在垂直方向上實現(xiàn)多芯片的疊層互連[25-27]。

(a)疊層型封裝：引線鍵合

(b)疊層型封裝：BGA焊球連接

(c)疊層型封裝：硅通孔連接

(d)疊層型封裝：芯片堆疊連接

(e)疊層型封裝：氣相沉積晶圓連接

(f)埋置型封裝：PCB埋置式連接圖6 三維集成封裝結(jié)構(gòu)形式示意圖[6,29-31]

在疊層型三維封裝中，硅通孔是最受關(guān)注的技術(shù)之一，是利用穿透襯底的硅通孔的垂直互連，實現(xiàn)不同芯片之間的電氣互連[28]。硅通孔封裝關(guān)鍵技術(shù)包括硅通孔成形、填充、芯片減薄和互連等。具體步驟為：首先通過激光打孔、干法刻蝕或濕法刻蝕形成通孔，然后采用化學(xué)氣相沉積等方法填充SiO2絕緣層和銅導(dǎo)電層，其次通過磨削加工減薄芯片，最后通過金屬間鍵合或粘接等方法實現(xiàn)芯片互連[29]。與傳統(tǒng)平面二維引線互連結(jié)構(gòu)相比，硅通孔三維結(jié)構(gòu)具有尺寸小、重量輕、硅片使用效率高、縮短信號延遲同時降低功耗等優(yōu)點，被廣泛應(yīng)用于三維晶圓級、系統(tǒng)級和集成電路封裝中。但它也存在一定的局限性，第一是可靠性，硅通孔封裝結(jié)構(gòu)的功率密度高，疊層芯片的熱管理問題較大;第二是成本高，封裝結(jié)構(gòu)、工藝和測試復(fù)雜。

埋置型三維封裝，是采用銅線和微孔代替鍵合引線，將芯片嵌入在PCB層壓板中，可以縮小體積、提高可靠性，并且易于系統(tǒng)集成[30]。此結(jié)構(gòu)面臨最大的挑戰(zhàn)是熱-機械性能較差，受限于傳統(tǒng)PCB材料的低玻璃轉(zhuǎn)化溫度和高CTE帶來的熱-機械應(yīng)力，其服役溫度較低[18]。此外，F(xiàn)R4-PCB層壓板的剝離強度較低，約為0.9~1.25 N/mm，相比于DBC基板，PCB板嵌入式封裝的模塊可以承受的額定功率較低[3]。

除了上述焊接式連接之外，還可以通過壓接形成三維封裝，典型案例如圖7所示，為西碼(Westcode)IGBT壓接模塊內(nèi)部結(jié)構(gòu)圖[32]，各組件由外部施加的機械壓力取代引線、釬焊或燒結(jié)形成物理連接，結(jié)構(gòu)簡單、成本較低、可靠性高，在高壓大電流電網(wǎng)中得到了廣泛應(yīng)用。但是在壓接模塊中，對模塊的內(nèi)部尺寸、各組件的平整度和表面質(zhì)量要求高，接頭的導(dǎo)熱和導(dǎo)電性能受壓力大小和均勻性的影響很大，需要選擇合適的合模壓力來保證較小的接觸電阻和接觸熱阻，但會不可避免地受到表面粗糙度和結(jié)構(gòu)變形的影響。在壓接結(jié)構(gòu)中常引入CTE較小的彈性緩沖結(jié)構(gòu)和材料，如Mo或Be墊片、彈簧片等，來均勻壓力、降低熱-機械應(yīng)力，提高可靠性。

(a)示意圖

(b)實物圖

圖7 西瑪?shù)腎GBT壓接模塊內(nèi)部結(jié)構(gòu)[6,32]

結(jié)束語

功率電子封裝的關(guān)鍵材料、連接技術(shù)和結(jié)構(gòu)設(shè)計，逐漸向去除引線、提高散熱性能、提高集成密度等方向發(fā)展，來滿足高溫、高壓、高頻環(huán)境的可靠應(yīng)用。隨著第三代半導(dǎo)體器件的推廣應(yīng)用，硅通孔技術(shù)、三維集成封裝結(jié)構(gòu)等是未來發(fā)展的主要趨勢，相信其應(yīng)用前景無限廣闊。

審核編輯：湯梓紅