SiP 封裝優(yōu)勢及種類

1? SiP

1.1 SiP 技術(shù)

SiP可以說是先進的封裝技術(shù)、表面安裝技術(shù)、機械裝配技術(shù)的融合。根據(jù)ITRS（International Technology Roadmap for Semiconductors）的定義：系統(tǒng)級封裝是多個具有不同功能的有源電子元件的組合，組裝在一個單元中，提供與系統(tǒng)或子系統(tǒng)相關(guān)的多種功能。一個SiP可以選擇性地包含無源器件、MEMS、光學元件以及其他封裝和設(shè)備。

SiP 封裝技術(shù)采取多種裸芯片或模塊進行排列組裝，若就排列方式區(qū)分可大體分為平面式2D封裝和3D封裝的結(jié)構(gòu)。采用堆疊的3D技術(shù)可以增加使用晶圓或模塊的數(shù)量，從而在垂直方向上增加可放置晶圓的層數(shù)，進一步增強SiP技術(shù)的功能整合能力；而其內(nèi)部接合技術(shù)可以是單純的線鍵合（Wire Bonding），也可使用倒裝鍵合（Flip chip），也可二者混用。如下圖2.17 SiP芯片封裝示意圖。

圖2.17 SiP封裝結(jié)構(gòu)圖

除了2D和3D的封裝結(jié)構(gòu)外，另一種以多功能性基板整合組件的方式，也可納入SiP的范圍。此技術(shù)主要是將不同組件內(nèi)藏于多功能基板中，亦可視為是SiP的概念，達到功能整合的目的。不同的芯片，排列方式，與不同內(nèi)部結(jié)合技術(shù)搭配，使SiP 的封裝形態(tài)產(chǎn)生多樣化的組合，并可按照客戶或產(chǎn)品的需求加以客制化或彈性生產(chǎn)，如下圖2.18所示。

圖1 SiP封裝技術(shù)

SiP技術(shù)路線表明，越來越多的半導體芯片和封裝將彼此堆疊，以實現(xiàn)更深層次的3D封裝。圖2.19 是8芯片堆疊SiP，將現(xiàn)有多芯片封裝結(jié)合在一個堆疊中。微晶片的減薄化是SiP增長面對的重要技術(shù)挑戰(zhàn)?，F(xiàn)在用于生產(chǎn)200mm和300mm微晶片的焊接設(shè)備可處理厚度為50um的晶片，因此允許更密集地堆疊芯片。

圖2 8芯片堆疊SiP

1.2 SiP 封裝優(yōu)勢

在IC封裝領(lǐng)域，是一種先進的封裝，其內(nèi)涵豐富，優(yōu)點突出，已有若干重要突破，架構(gòu)上將芯片平面放置改為堆疊式封裝，使密度增加，性能大大提高，代表著鳳凰技術(shù)的發(fā)展趨勢，在多方面存在極大的優(yōu)勢特性，體現(xiàn)在以下幾個方面。

1）SiP 實現(xiàn)是系統(tǒng)的集成。采用要給封裝體來完成一個系統(tǒng)目標產(chǎn)品的全部互聯(lián)以及功能和性能參數(shù)，可同時利用引線鍵合與倒裝焊互連技術(shù)以及別的IC芯片堆疊等直接內(nèi)連技術(shù)，將多個IC芯片與分立有源和無源器件封裝在一個管殼內(nèi)。

2）封裝面積增大，SiP在同一個封裝種疊加兩個或者多個芯片。把垂直方向的空間利用起來，同時不必增加引出管腳，芯片疊裝在同一個殼體內(nèi)，整體封裝面積大大減少。

3）采用超薄的芯片堆疊與TSV技術(shù)使得多層芯片的堆疊封裝體積減小，最先進的封裝技術(shù)可以實現(xiàn)多層芯片堆疊厚度。

4）SiP 可將不同的材料，兼容不同的GaAs，Si，InP，SiC，陶瓷，PCB等多種材料進行組合進行一體化封裝。

5）所有元件在一個封裝殼體內(nèi)，縮短了電路連接，見笑了阻抗、射頻、熱等損耗影響。提高了光，電等信號的性能。

6）短產(chǎn)品研制和投放市場的周期，SiP在對系統(tǒng)進行功能分析和劃分后，可充分利用商品化生產(chǎn)的芯片資源，經(jīng)過合理的電路互連結(jié)構(gòu)及封裝設(shè)計，易于修改、生產(chǎn)，力求以最佳方式和最低成本達到系統(tǒng)的設(shè)計性能，無需像SoC那樣進行版圖級布局布線，從而減少了設(shè)計、驗證、調(diào)試的復(fù)雜性與系統(tǒng)實現(xiàn)量產(chǎn)的時間，可比SoC節(jié)省更多的系統(tǒng)設(shè)計和生產(chǎn)費用，投放市場的時間至少可減少1/4；

1.3 SiP 封裝種類

SiP涉及許多類型的封裝技術(shù)，如超精密表面貼裝技術(shù)（SMT）、封裝堆疊技術(shù)，封裝嵌入式技術(shù)、超薄晶圓鍵合技術(shù)、硅通孔（TSV）技術(shù)以及芯片倒裝（Flip Chip）技術(shù)等。 封裝結(jié)構(gòu)復(fù)雜形式多樣，圖2.20所示為基本的幾種分類形式。

圖3 SiP幾種分類形式

從上面也可以看到SiP是先進的封裝技術(shù)和表面組裝技術(shù)的融合。SiP并沒有一定的結(jié)構(gòu)形態(tài)，芯片的排列方式可為平面式2D裝和立體式3D封裝。由于2D封裝無法滿足系統(tǒng)的復(fù)雜性，必須充分利用垂直方向來進一步擴展系統(tǒng)集成度，故3D成為實現(xiàn)小尺寸高集成度封裝的主流技術(shù)。3D主要有三種類型：埋置型、有源基板型、疊層型。其中疊層型是 當前廣泛采用的封裝形式。疊層型是在2D基礎(chǔ)上，把多個裸芯片、封裝芯片、多芯片組件甚至圓片進行垂直互連，構(gòu)成立體疊層封裝?？梢酝ㄟ^三種方法實現(xiàn)：疊層裸芯片封裝、封裝堆疊直連和嵌入式3D封裝。業(yè)界認定3D封裝是擴展SiP應(yīng)用的最佳方案，其中疊層裸芯片、封裝堆疊、硅通孔互連等都是當前和將來3D封裝的主流技術(shù)。

并排放置（平面封裝）的 SiP 是一種傳統(tǒng)的多芯片模塊封裝形式，其中使用了引線鍵合或倒裝芯片鍵合技術(shù)。這種結(jié)構(gòu)的主要優(yōu)點是使數(shù)據(jù)傳輸率更高。對于具有 GHz 級信號傳輸?shù)母咝阅軕?yīng)用，導體損耗和介電損耗會引起信號衰減，并導致低壓差分信號中的眼圖不清晰。信號走線設(shè)計的足夠?qū)捯缘窒鸊Hz傳輸?shù)募w效應(yīng)，但走線的物理尺寸，包括橫截面尺寸和介電層厚度都要精確制作，以更好的與spice模型模擬相互匹配。另一方面，晶圓工藝的進步伴隨著核心電壓較低的器件，這導致噪聲容限更小，最終導致對噪聲的敏感性增加。散布在芯片上的倒裝凸塊可作為具有穩(wěn)定參考電壓電平的先進芯片的穩(wěn)定電源傳輸系統(tǒng)。

對于堆疊結(jié)構(gòu)，可以區(qū)分如下幾種：芯片堆疊、PoP、PiP、TSV。

1）堆疊芯片

是一種兩個或更多芯片堆疊并粘合在一個封裝中的組裝技術(shù)。這最初是作為一種將兩個內(nèi)存芯片放在一個封裝中以使內(nèi)存密度翻倍的方法而開發(fā)的。 無論第二個芯片是在第一個芯片的頂部還是在它旁邊，都經(jīng)常使用術(shù)語“堆疊芯片”。技術(shù)已經(jīng)進步，可以堆疊許多芯片，但總數(shù)量受到封裝厚度的限制。芯片堆疊技術(shù)已被證明可以多達 24 個芯片堆疊。然而，大多數(shù)使用9 芯片高度的堆疊芯片封裝技術(shù)的來解決復(fù)雜的測試、良率和運輸挑戰(zhàn)。芯片堆疊也廣泛應(yīng)用在傳統(tǒng)的基于引線框架的封裝中，包括QFP、MLF 和 SOP 封裝形式。如下圖2.21的堆疊芯片封裝形式。

?

圖4 堆疊芯片封裝結(jié)構(gòu)

2）PoP(Package-on-Package)

是用于將邏輯器件和存儲器器件進行疊層封裝的技術(shù)。通常情況下底層多為邏輯器件，例如移動電話基帶（調(diào)制解調(diào)器）處理器或應(yīng)用處理器，上層為存儲器，例如閃存或者疊層內(nèi)存芯片。顯然，這種垂直組合封裝的一個優(yōu)點是節(jié)省了電路板空間。適用于需要在更小空間內(nèi)實現(xiàn)更多功能的應(yīng)用，例如數(shù)碼相機、PDA、MP3 播放器和移動游戲設(shè)備等。

圖5 PoP芯片封裝結(jié)構(gòu)

PoP封裝技術(shù)有以下幾個有點：

1）存儲器件和邏輯器件可以單獨地進行測試或替換，保障了良品率；

2）雙層POP封裝節(jié)省了基板面積, 更大的縱向空間允許更多層的封裝；

3）可以沿PCB的縱向?qū)?a href="http://www.ttokpm.com/tags/dram/" target="_blank">Dram,DdramSram,Flash,和 微處理器進行混合裝聯(lián)；

4）對于不同廠家的芯片, 提供了設(shè)計靈活性,可以簡單地混合裝聯(lián)在一起以滿足客戶的需求，降低了設(shè)計的復(fù)雜性和成本；

5）目前該技術(shù)可以取得在垂直方向進行層芯片外部疊加裝聯(lián)；

6）頂?shù)讓悠骷B層組裝的電器連接，實現(xiàn)了更快的數(shù)據(jù)傳輸速率，可以應(yīng)對邏輯器件和存儲器件之間的高速互聯(lián)。

POP的工藝流程

PoP的組裝方式目前有兩種。一種是預(yù)制PoP工序，即先將PoP的多層封裝堆疊到一起，焊接成一個元器件，再貼裝到PCB上，最后再進行一次回流焊。一種是在板PoP工序上，依次將底部的BGA和頂部BGA封裝在PCB上，然后過一次回流焊。

3）PiP (Package In Package)

?一般稱堆疊封裝又稱封裝內(nèi)的封裝，還稱器件內(nèi)置器件，是在同一個封裝腔體內(nèi)堆疊多個芯片形成3D 封裝的一種技術(shù)方案。封裝內(nèi)芯片通過金線鍵合堆疊到基板上，同樣的堆疊，通過金線再將兩個堆疊之間的基板鍵合，然后整個封裝成一個元件便是PiP（器件內(nèi)置器件）。PiP封裝技術(shù)最初是由KINGMAX公司研發(fā)的一種電子產(chǎn)品封裝技術(shù)，該技術(shù)整合了PCB基板組裝及半導體封裝制作流程，可以將小型存儲卡所需 要的零部件（控制器、閃存集成電路、基礎(chǔ)材質(zhì)、無源計算組件）直接封裝，制成功能完整的Flash存儲卡產(chǎn) 品。PiP一體化封裝技術(shù)具有下列技術(shù)優(yōu)勢：超大容量、高讀寫速度、堅固耐用、強防水、防靜電、耐高溫等， 因此常運用于SD卡、XD卡、MM卡等系列數(shù)碼存儲卡上。

PiP封裝的優(yōu)點：

1）外形高度較低；

2）可以采用標準的SMT電路板裝配工藝；

3）單個器件的裝配成本較低。

PiP封裝的局限性

（1）由于在封裝之前單個芯片不可以單獨測試，所以總成本會高（封裝良率問題）；

（2）事先需要確定存儲器結(jié)構(gòu)，器件只能有設(shè)計服務(wù)公司決定，沒有終端使用者選擇的自由。

圖2.23 PiP封裝結(jié)構(gòu)

4）TSV

W2W的堆疊是將完成擴散的晶圓研磨成薄片，逐層堆疊而成。層與層之間通過直徑在10μm以下的細微通孔而實現(xiàn)連接。此種技術(shù)稱為TSV（Through silicon via）。與常見IC封裝的引線鍵合或凸點鍵合技術(shù)不同，TSV能夠使芯片在三維方向堆疊的密度更大、外形尺寸更小，并且大大改善芯片速度和降低功耗，成為3D芯片新的發(fā)展方向。如圖2.24所示，堆疊的三層芯片通過硅通道互連。

圖6 3D芯片TSV堆疊