Chiplet發(fā)展到什么階段？

ChatGPT 對算力要求很大，現(xiàn)在是 GPT3.5, 訓練 NLP 大模型，訓練一次算力 3640p, 如果用 英偉達 A100 的顯卡，需要上萬塊才能完成。

受益最大的是提供算力的 AI 芯片廠，會促使整 個產(chǎn)業(yè)鏈都去做高性能芯片。從設計公司看，誰能搶到這個市場，都是一個機遇。

目前看支持 ChatGPT 訓練的肯定要往大算力方向走。從設計端看到兩個思路。一是依靠先進 工藝迭代，從 16 納米到 7 納米，晶體管集成度提高一倍。再從 7 納米提高到 5 納米，3 納 米。

這是一個思路，但靠工藝迭代已經(jīng)有了瓶頸，到 2,3 納米以下，以后技術難度要增加很多，而且也接近硅材料的物理極限，再小也做不了。

另外一種思路是先進封裝，有比較成熟的解決方案，像 2.5D 封裝，內(nèi)存上有用 3D 封裝。目前 AI 上用的最成熟的是 2.5D 封裝。把高寬帶的內(nèi)存顆粒和芯片封在一個封裝上，提高帶寬 內(nèi)存訪問速度，也提高 AI 整體性能。算力再強，訪問速度慢，計算性能也差。

2.5D 封裝目 前就是要解決大算力性能跟寬帶的思路再以后要提高算力，就走 Chiplet 路線，把晶粒放一起，通過高速互聯(lián)接口，把它連起來， 算力翻倍。蘋果把兩個 CPU 拼在一起，同理也可以通過 Chiplet 把兩個 AI 處理器拼一起。

先進制程和先進封裝能延續(xù)摩爾定律的思路?，F(xiàn)在受限于大算力芯片功率問題，用的 2.5D 封裝，沒有直接用 3D 疊上去做。以后散熱問題解決，算力還能提升。

散熱有哪家公司在做嗎？

整個行業(yè)還沒有突破這個技術。AI 芯片功耗大，尤其大算力芯片，需要散熱。做 2.5D 的還 是放在平面，散熱好一點。如果疊放，熱量出不去。以后可能通過把距離拉寬，或者打孔來 實現(xiàn)。目前還沒有完全突破。

Chiplet 發(fā)展到什么階段？

在這個技術比較早，最開始是 AMD 在用。但當初封裝技術不是特別成熟，也沒給 AMD 帶 來大的收益。產(chǎn)業(yè)鏈也不是非常認可這個技術。21,22 年火了起來。

當時中國被限制，所以 在積極推動先進封裝的技術。

Chiplet 概念很簡單，叫小芯片，和 SOC 是對立的概念。原來的手機處理器 SOC, 叫系統(tǒng)級芯片，把所有東西都裝在一個芯片上。CPU, GPU, 圖形處理器，解碼器，都集合在一起。通過臺積電的先進工藝一次性做出來。

Chiplet 是個相反概念。把復雜的SOC 分開設計，按不同 功能拆解，假設一個手機 CPU, 把 SOC 拆成 GPU 等，在按最適合的生產(chǎn)和工業(yè)區(qū)生產(chǎn)，每 個都按新項目。一片 Wafer 上有一個 CPU, 有一個內(nèi)存，做好之后按不同的工藝做成晶圓。

做芯片，把東西全切下來，封在封裝里面。零件搭好，切出不同的模塊。不用全流程都是 5 納米，7 納米，相對便宜些。通過高速互聯(lián)接口，性能也沒差。這就是替代的概念。

只用在手機的SOC 芯片嗎？

都可以用，在 AI 芯片里也能做。AI 芯片里有 AI 處理器，內(nèi)存，CPU, 還有高速內(nèi)存接口?？梢圆鸾?，按不同模塊去做，到時候通過芯片封裝封在一起。從設計端就要這么建立。有一 個優(yōu)勢，有的模塊可以采購。

現(xiàn)在是 Chiplet, 只做 一個模塊，直接賣晶圓給海思，直接賣實物?，F(xiàn)在的問題是沒有統(tǒng)一的標準，各家有自己的接口。去年底成立了 UCIE 聯(lián)盟，希望以后按 統(tǒng)一的標準來做。

國產(chǎn)的 EDA 設計軟件，有 Chiplet 設計嗎？

原來的 EDA 軟件不用考慮工藝制程?，F(xiàn)在 Chiplet 對設計和驗證工具提出了不同的要求。需要堆疊和互聯(lián)接口，不同的架構不同的接口，原來放在一起做，現(xiàn)在拆開做。

前三大 EDA 廠商，去年年底已經(jīng)推出第一款，現(xiàn)在正在迭代。國產(chǎn)的 EDA 廠商，華大，概倫在模擬芯片這比較成熟。高端制程上還是空白。對于國產(chǎn)廠 商來說，EDA 是個機遇。

開發(fā) Chiplet 的 EDA 軟件比直接開發(fā) SOC 的難度要小。以前所有東 西都要在一個軟件設計，現(xiàn)在可以設計部分的軟件。美國的限制也提供了國產(chǎn)軟件的機會，需求端爆發(fā)，國內(nèi)有些廠家已經(jīng)在布局。

編輯：黃飛

?