三維系統(tǒng)級(jí)封裝(3D-SiP)中的硅通孔技術(shù)研究

隨著系統(tǒng)復(fù)雜度的不斷提高，傳統(tǒng)封裝技術(shù)已不能滿足多芯片、多器件的高性能互聯(lián)。而三維系統(tǒng)級(jí)封裝(3D-system in package, 3D-SiP)通過多層堆疊和立體互聯(lián)實(shí)現(xiàn)了芯片和器件的高性能集成。其中，硅通孔(Through silicon via, TSV)結(jié)構(gòu)在3D-SiP 中發(fā)揮著極為關(guān)鍵的作用。系統(tǒng)性的回顧了 TSV 技術(shù)的研究進(jìn)展，包括TSV 的技術(shù)背景、生產(chǎn)制造、鍵合工藝和應(yīng)用特色，同時(shí)對(duì)比并總結(jié)了不同制造工藝和鍵合工藝的優(yōu)缺點(diǎn)，如制造工藝中的刻蝕、激光鉆孔、沉積薄膜和金屬填充，鍵合工藝中的焊錫凸點(diǎn)制備、銅柱凸點(diǎn)制備和混合鍵合，討論了 TSV 當(dāng)前面臨的挑戰(zhàn)，展望了 TSV 未來的發(fā)展趨勢(shì)。

0 前言

由于半導(dǎo)體特征尺寸逼近物理極限，芯片的設(shè)計(jì)難度和制造成本明顯提升。通過微縮特征尺寸以實(shí)現(xiàn)芯片性能翻倍難以繼續(xù)，但系統(tǒng)對(duì)性能提升的要求沒有降低，系統(tǒng)復(fù)雜度仍在持續(xù)增長(zhǎng)。為了滿足需求，研究人員從封裝層面上構(gòu)建系統(tǒng)級(jí)封裝(System in package, SiP)。與傳統(tǒng)封裝技術(shù)相比， SiP更能滿足集成電路向更高集成度、更高性能、更高工作頻率發(fā)展的要求。三維系統(tǒng)級(jí)封裝(3D-SiP)技術(shù)是先進(jìn)封裝技術(shù)的發(fā)展方向之一，通過多層堆疊和立體互聯(lián)，能夠大幅提高組裝密度和封裝效率。在 3D-SiP 中， 垂直互連結(jié)構(gòu)對(duì)三維集成封裝以及實(shí)現(xiàn)系統(tǒng)整合具有不可替代的作用，其中硅通孔(Through silicon via, TSV)互連結(jié)構(gòu)在先進(jìn)封裝領(lǐng)域中是最為普遍的結(jié)構(gòu)。

TSV 技術(shù)是指在硅介質(zhì)層上開孔并填充導(dǎo)體﹐以實(shí)現(xiàn)介質(zhì)層上下方垂直互聯(lián)的技術(shù)。TSV 結(jié)合微凸點(diǎn)，能夠在三維方向上獲得最大的堆疊密度及最小的外形尺寸，顯著提升了系統(tǒng)性能，降低了系統(tǒng)功耗，因此被視作是繼引線鍵合和倒裝芯片之后的第三代封裝互連技術(shù)。

本文重點(diǎn)介紹 3D-SiP 中垂直互聯(lián)結(jié)構(gòu)的關(guān)鍵技術(shù)：硅通孔技術(shù)， 對(duì) TSV 的制造工藝、 鍵合工藝、技術(shù)應(yīng)用、優(yōu)勢(shì)與挑戰(zhàn)等進(jìn)行闡述、歸納和總結(jié)，并對(duì) TSV 的未來發(fā)展趨勢(shì)做出預(yù)測(cè)。

1 TSV 制造工藝

TSV 技術(shù)是一種高密度封裝技術(shù)，通過硅通孔的垂直電氣互連以實(shí)現(xiàn)更小的互連長(zhǎng)度、降低信號(hào)延遲以及減小電容和電感。而在 TSV 制造工藝中，通孔、 側(cè)壁涂層以及導(dǎo)體填充等環(huán)節(jié)對(duì) TSV 的實(shí)際性能表現(xiàn)起著關(guān)鍵作用。

1.1 通孔工藝

1.1.1 Bosch 刻蝕

Bosch 刻 蝕是 一 種 典 型 的 深 反 應(yīng) 離 子 刻 蝕(Deep reactive ion etching, DRIE)工藝，分為刻蝕和鈍化兩個(gè)循環(huán)周期。圖 1 展示了 Bosch 刻蝕工藝的過程。在刻蝕周期，通過 SF6 與 Si 的短暫接觸完成一次較淺的縱向刻蝕。SF6 在射頻源的作用下電離為等離子體，等離子體中的高活性 F 原子與 Si發(fā)生反應(yīng)生成可揮發(fā)的 SiF4，其反應(yīng)過程如式(1)和式(2)所示。在鈍化周期， C4F8 在等離子體中形成氟化碳類高分子聚合物，沉積在 Si 表面上以形成一層鈍化膜，能阻止 Si 與 SF6 繼續(xù)反應(yīng)，其反應(yīng)過程如式(3)和式(4)所示。在下一個(gè)刻蝕周期，離子在偏壓源的作用下從垂直方向上濺射轟擊鈍化膜，使底層的 Si 表面暴露，而側(cè)面的鈍化膜未被破壞。如此循環(huán)若干次后﹐可形成具有一定深度的通孔，同時(shí)避免了橫向刻蝕。

由于 Bosch 工藝中的刻蝕過程為各向同性刻蝕，在刻蝕和鈍化交替進(jìn)行若干次后，最終會(huì)形成扇形的通孔側(cè)壁。扇形側(cè)壁會(huì)導(dǎo)致 TSV 的絕緣層和阻隔層產(chǎn)生應(yīng)力和電場(chǎng)的集中，引發(fā)銅擴(kuò)散和泄漏等問題。另一方面， Bosch 工藝的基礎(chǔ)性限制是微觀負(fù)載效應(yīng)。對(duì)于相同孔徑的通孔，通孔密集區(qū)域?qū)涛g離子的消耗量大，造成供給失衡，刻蝕速率下降，最終導(dǎo)致在同一基板或晶圓上不同密度區(qū)域的通孔刻蝕深度不同。另外，對(duì)于不同孔徑的通孔，反應(yīng)離子刻蝕(Reactive ion etching, RIE)會(huì)產(chǎn)生滯后。由流體動(dòng)力學(xué)可知，氣體傳輸在縱橫比大于1 的結(jié)構(gòu)中會(huì)被限制，隨著刻蝕深度的增加，通孔的深寬比逐漸增大，而刻蝕速率會(huì)逐漸減小，直至刻蝕停止，寬孔徑通孔刻蝕深，細(xì)孔徑通孔刻蝕淺。

針對(duì)上述技術(shù)難點(diǎn)， PARK 等在 DRIE 之后用SF6 等離子體進(jìn)行干法刻蝕，通過優(yōu)化射頻功率和刻蝕氣體流量，將扇形側(cè)壁的平均深度降低 91%。扇形側(cè)壁的凸起處與 SFx 離子和 F 自由基接觸的概率大于凹陷處，故凸起處的刻蝕速率高于凹陷處，進(jìn)而形成平滑的側(cè)壁。FRASCA 等增加“米開朗基羅”步驟用于側(cè)壁拋光。KOH 在(110)平面刻蝕的最快，在(111)平面刻蝕的最慢，通過 KOH 溶液在晶體取向?yàn)?110)的硅晶圓上的各向異性刻蝕去除側(cè)壁的扇形部分，形成了相對(duì)平整的側(cè)壁?？傊?，側(cè)壁越趨于平滑，其穩(wěn)定性和可靠性越高。對(duì)于微觀負(fù)載效應(yīng)， WANG 等在標(biāo)準(zhǔn) Bosch 工藝的每 5個(gè)循環(huán)周期后插入一個(gè)冷卻步驟，利用密集區(qū)域的熱量集中以提高刻蝕速率，增加刻蝕深度，彌補(bǔ)微觀負(fù)載效應(yīng)。對(duì)于 RIE 滯后現(xiàn)象， TANG 等發(fā)明了一種漸進(jìn)式調(diào)整工藝參數(shù)的 Bosch 工藝。但是該工藝需要精密且昂貴的機(jī)器，并且增加了過程復(fù)雜性。為了降低復(fù)雜度， GERLT 等通過延長(zhǎng)鈍化時(shí)間， 在刻蝕深度為 50 μm 時(shí)將刻蝕滯后降低到 1.5%以下。由于細(xì)孔徑通孔中的聚合物沉積速度比寬孔徑慢， 所以在固定的沉積時(shí)間內(nèi)形成的鈍化層更薄，而之后的各向異性離子轟擊與深寬比無關(guān)，所以細(xì)孔徑通孔中的 Si 將比寬孔徑更快地暴露。盡管最后的 SF6 刻蝕在細(xì)孔徑通孔中較慢，但是由于底部的Si 暴露得更早，所以其刻蝕早于寬孔徑通孔，提高了刻蝕效率。因此，通過延長(zhǎng)鈍化時(shí)間可以顯著降低 RIE 滯后。

Bosch 刻蝕工藝主要應(yīng)用于 MEMS，適用于極高深寬比的通孔刻蝕，通孔側(cè)壁接近垂直，在硅基板上的刻蝕深度可達(dá)數(shù)百微米。自 Bosch 工藝發(fā)明以來，該工藝根據(jù)即將到來的新應(yīng)用進(jìn)行不斷調(diào)整和改進(jìn)。其關(guān)鍵的工藝特征是高掩膜選擇性、高刻蝕速率、良好的刻蝕速率均勻性和輪廓精度、缺口抑制能力以及高深寬比刻蝕能力。在目前的生產(chǎn)條件下，對(duì)于 25%的開口面積，硅刻蝕速率接近20 μm/min，對(duì)于接近 50%的超大開口面積，硅刻蝕速率也能達(dá)到為 9 μm/min，均勻性不低于±5%。

1.1.2 激光鉆孔

激光鉆孔是一種干法刻蝕工藝，利用高能定向激光束與硅襯底之間的燒蝕效應(yīng)來制備通孔，高效且環(huán)保。圖 2 展示了激光鉆孔工藝的過程。光化學(xué)燒蝕和光熱燒蝕是激光鉆孔的主要機(jī)理，硅材料的刻蝕過程可以視作這兩個(gè)過程的組合。光化學(xué)燒蝕是非熱過程，材料吸收激光脈沖光子后致使原子鍵斷裂，進(jìn)而引起材料分離。在光熱燒蝕中，激發(fā)能和電離能從電子快速耗散到晶格，材料表面迅速升溫并發(fā)生爆發(fā)式熔化和汽化。

對(duì)于激光鉆孔，理想通孔具備高圓度和低錐度的特征，沒有熱影響區(qū)和重鑄層，而實(shí)際制造出的通孔往往產(chǎn)生較嚴(yán)重的形變。通孔的形變是由機(jī)械劈裂而非激光鉆孔造成的，在孔的底部，孔徑變寬并形成桶形橫截面，對(duì)于孔徑較大、在多脈沖和高能量脈沖下產(chǎn)生的通孔，展寬效應(yīng)更為明顯。另外，等離子體屏蔽也是利用強(qiáng)、短脈沖實(shí)現(xiàn)高速精密燒蝕時(shí)存在的關(guān)鍵問題之一。在基板表面，由于受激光熱影響區(qū)和燒蝕精度的影響，通孔周圍的材料可能會(huì)因高溫而被破壞，致使鉆孔的效率和通孔密度較低。同時(shí)，在激光鉆孔的過程中會(huì)產(chǎn)生濺渣，隨后凝固并附著在孔的周圍，大大降低了鉆孔的質(zhì)量和表面平整度。在通孔腔內(nèi)，硅熔化后會(huì)快速凝固，易在通孔內(nèi)壁上形成球形瘤， 致使內(nèi)壁粗糙度較大，難以沉積連續(xù)的絕緣層和種子層，并且內(nèi)壁亞表面的熱損傷較大，影響后續(xù)通孔填充的可靠性。

對(duì)于等離子體屏蔽以及形變問題，關(guān)鍵在于加快等離子體及蒸汽的流動(dòng)。TAN 等提出一種多脈沖納秒紫外激光的鉆孔方法。首次脈沖串燒蝕產(chǎn)生的空間為等離子體和蒸汽提供了通道和膨脹空間，因此降低了等離子體密度和溫度，有效避免了等離子體屏蔽，之后的燒蝕將繼續(xù)移除材料并且避免形變的產(chǎn)生。與之類似，可以通過在孔口處施加橫向電場(chǎng)和橫向氣流來輔助激光鉆孔。等離子體中的帶電粒子在電場(chǎng)的作用下發(fā)生移動(dòng)，橫向氣流加快了混合羽流的流動(dòng)和擴(kuò)散，降低了孔口處混合羽流的密度，有效緩解了等離子體屏蔽。此外，橫向氣流增強(qiáng)了基板表面的空氣流動(dòng)以增強(qiáng)冷卻效果，減小了熱影響區(qū)。雖然納秒紫外激光的鉆孔效率較高，但熱損傷會(huì)降低鉆孔精度。與納秒激光鉆孔相比，皮秒、飛秒激光鉆孔具有更短的脈沖寬度和更高的鉆孔精度，造成的熱損傷更小，卻犧牲了鉆孔效率。對(duì)于濺渣沉積問題， HO 等嘗試用掩膜減少鉆孔表面的羽流雜質(zhì)。熔融顆粒濺射到孔外后沉積在孔口周圍的掩膜上，分離掩膜時(shí)將部分濺渣去除，有效地降低了濺渣沉積高度，提高了表面平整度。

激光鉆孔是一種方式靈活的無接觸加工方法，具有高精度、高效率、高深寬比等優(yōu)點(diǎn)。激光束直接作用于材料，不存在機(jī)械磨損，同時(shí)避免了材料污染。由于激光具有較高的能量密度，因此鉆孔效率很高，且基板的熱變形和機(jī)械變形都很小，有效地提升了鉆孔質(zhì)量。由于絕大部分激光鉆孔方法不需要掩膜，因此具有更高的靈活度。由于受激光熱影響區(qū)的影響，激光鉆孔的通孔密度較低。但對(duì)于低密度通孔需求的應(yīng)用(如 MEMS)，激光鉆孔具有低成本的優(yōu)勢(shì)。另外，通過使用短脈沖的皮秒和飛秒激光，有利于在基板上制造出精細(xì)的結(jié)構(gòu)。

1.1.3 濕法刻蝕

在其他濕法刻蝕技術(shù)出現(xiàn)之前， KOH 刻蝕是一種主流的濕法刻蝕方法。KOH 刻蝕的機(jī)理是通過KOH 溶液與襯底發(fā)生反應(yīng)， 去除未被掩膜保護(hù)的材料部分。在刻蝕過程中只有硅被去除，襯底上的其他材料不會(huì)被破壞，該過程主要受溫度、攪拌速度和溶液濃度的影響，其反應(yīng)過程如式(5)所示。

KOH 刻蝕對(duì)溫度敏感。溫度能夠影響刻蝕過程中局部反應(yīng)速率， 進(jìn)而影響整個(gè)刻蝕過程的同步性。同時(shí)， 局部反應(yīng)釋放的熱量也會(huì)加速局部刻蝕過程，增加了整體刻蝕的不均勻性。由式(5)可知，在反應(yīng)過程中會(huì)產(chǎn)生氫氣，氫氣可能會(huì)形成微掩膜，阻止反應(yīng)持續(xù)進(jìn)行。此外，由于蝕刻劑的流動(dòng)會(huì)影響硅片的表面形態(tài)，因此濕法刻蝕難以精確控制刻蝕深度。通過 KOH 刻蝕形成的通孔側(cè)壁不是垂直的，側(cè)壁形狀取決于晶圓的晶體取向，因此不適用于制備垂直的高深寬比 TSV。避免蝕刻劑造成污染也是濕法刻蝕的技術(shù)難點(diǎn)之一， KOH 溶液中的 K+可能會(huì)污染晶圓上的 CMOS 器件，廢棄的蝕刻劑也可能會(huì)造成環(huán)境污染。

為了制備具有垂直側(cè)壁的高深寬比通孔，研究人員在濕法刻蝕的試劑上做了許多嘗試，如 GUAN等公布了一種用于制造高圓度微通孔的高選擇性 氫 氟 酸 - 硝 酸 - 醋 酸 (Hydrofluoric acid-Nitricacid-acetic acid, HNA)刻蝕體系。硝酸的強(qiáng)氧化性能夠?qū)⒐柩趸癁?SiO2， 氫氟酸與 SiO2 生成絡(luò)合物并溶解，由于 HNA 溶液為各向同性刻蝕，因此通過使用 HNA 溶液能刻蝕出高圓度光滑通孔。但是，由于 HNA 溶液與 Si 的反應(yīng)為自催化放熱反應(yīng)，亞硝酸的積累和溶液溫度的升高可能會(huì)導(dǎo)致反應(yīng)失控。對(duì) 此 ， CHENG 等研 究 用 四 甲 基 氫 氧 化 銨(Tetramethyl ammonium hydroxide, TMAH)溶液完成選擇性濕法刻蝕，有效避免了反應(yīng)失控。對(duì)于蝕刻液可能引起的污染問題， BAGOLINI 等通過TMAH 溶液實(shí)現(xiàn)堿性刻蝕與 CMOS 器件的兼容， 不需要額外的工藝步驟。與堿金屬氫氧化物相比，氨基氫氧化物在反應(yīng)后不會(huì)在器件表面殘留金屬離子，從而避免器件污染。在工藝方面，通過將電流和紫外線引入到濕法刻蝕工藝中實(shí)現(xiàn)高速刻蝕，即光 輔 助 電 化 學(xué) 刻 蝕 (Photo-assisted electrochemical etching,PAECE)。在刻蝕過程中，由于電化學(xué)的氧化作用，局部材料被溶解，而紫外光會(huì)加速硅表面的氧化反應(yīng)，顯著提高刻蝕效率。

KOH 刻蝕是一種高效、 有前景和低成本的晶圓刻蝕技術(shù)。在 MEMS 制造中， KOH 刻蝕通常用于硅懸臂梁或梯形結(jié)構(gòu)的微加工，但它并不是制造高深寬比 TSV 的最佳方法。在其他刻蝕方法出現(xiàn)之前， KOH 濕法刻蝕是制造微通孔的唯一手段，并且具備很多優(yōu)點(diǎn)，如該方法不需要復(fù)雜的設(shè)備，使低成本的大規(guī)模生產(chǎn)成為可能；使用的化學(xué)溶液對(duì)基板沒有額外的損傷等。PAECE 主要用于制造高深寬比的通孔， 如 MEMS 中的電容結(jié)構(gòu)和三維封裝中的TSV。研究人員將 PAECE 分別與超臨界二氧化碳技術(shù)和熔融金屬吸附法結(jié)合使用，都成功制備出高深寬比、無缺陷的 TSV。

1.1.4 通孔工藝小結(jié)

表 1 總結(jié)了 TSV 通孔工藝的相關(guān)研究進(jìn)展。目前主要的通孔工藝有 Bosch 刻蝕、激光鉆孔和濕法刻蝕。傳統(tǒng) Bosch 刻蝕工藝具有側(cè)壁粗糙、離子刻蝕滯后等缺陷，而通過優(yōu)化工藝參數(shù)和堿性溶液拋光可降低扇形粗糙度，通過縮小通孔間距、調(diào)整工藝參數(shù)可緩解刻蝕滯后。傳統(tǒng)激光鉆孔工藝具有形變嚴(yán)重、濺渣沉積等缺陷，而通過多脈沖、橫向電場(chǎng)及氣流輔助可有效改善通孔形變，通過制備掩膜可避免濺渣沉積。濕法刻蝕中， KOH 刻蝕具有設(shè)備簡(jiǎn)單、低成本的優(yōu)點(diǎn)，在早期是最主要的通孔刻蝕方式，隨后研究人員通過研發(fā)新的堿性溶液彌補(bǔ)了其側(cè)壁不垂直、污染 CMOS 器件等缺陷；PAECE是一種高效率、低成本的刻蝕工藝，配合先進(jìn)的填充工藝可以制備高質(zhì)量 TSV，但廢棄的蝕刻液可能會(huì)造成環(huán)境污染。

1.2 側(cè)壁涂層工藝

TSV 的內(nèi)部側(cè)壁結(jié)構(gòu)主要由三部分組成，包含絕緣層、阻隔層和種子層，如圖 3 所示。絕緣層的完整性和厚度的均勻性會(huì)影響到器件電性能的可靠性、熱機(jī)械應(yīng)力的集中和裂紋的產(chǎn)生，阻擋層的完整性決定了金屬離子的擴(kuò)散，種子層的完整性直接影響到通孔的填充機(jī)制——電流密度的分布、添加劑的吸附、金屬離子的吸附和沉積等。因此，側(cè)壁涂層工藝的質(zhì)量直接影響到 TSV的形成和性能。

沉積絕緣層是 TSV 工藝中特殊的一步。由于Si 是半導(dǎo)體材料，與導(dǎo)體接觸會(huì)導(dǎo)致漏電，而絕緣層可以避免 TSV 之間發(fā)生泄漏和串?dāng)_。SiO2 是常用的電介質(zhì)材料，具有低漏電和低損耗的特點(diǎn)，并且在熱膨脹上與 Si 匹配。SiO2 絕緣層可以用熱氧化法或 等 離 子 增 強(qiáng) 化 學(xué) 氣 相 沉 積 (Plasma enhancedehemical vapor deposition, PECVD)等工藝制備，同時(shí)還要考慮基板的材質(zhì)是否耐高溫而選擇具體的工藝。例如， LIN 等用熱氧化法在通孔中形成了厚度為 1 μm 的 SiO2 絕緣層。其工藝流程是在高溫條件下使硅片表面發(fā)生氧化反應(yīng)形成 SiO2 薄膜，該方法工藝簡(jiǎn)單，制備得到的薄膜性能優(yōu)越，但熱氧化工藝需要上千度的高溫， 一般材質(zhì)的基板無法承受。由于 PECVD 技術(shù)引入了高能量的帶電粒子參與化學(xué)反應(yīng)，降低了沉積過程對(duì)溫度的要求，因此使薄膜可以沉積在一些熔點(diǎn)不高的材料上，但難以完成高深寬比通孔的臺(tái)階覆蓋。對(duì)此，劉曉陽(yáng)等通過優(yōu)化 PECVD 工藝參數(shù)，使用正硅酸乙酯液體反應(yīng)源，實(shí)現(xiàn)了深寬比為 6:1 的 TSV 約為 16.7%的絕緣層臺(tái)階覆蓋率。在 PECVD 工藝中，通過適當(dāng)降低低頻功率和腔室壓力，調(diào)整分步沉積次數(shù)能夠提高臺(tái)階覆蓋率。

阻隔層可以防止導(dǎo)電填充物擴(kuò)散到絕緣層和襯底中，并且提高導(dǎo)電填充物與襯底的粘合度。阻隔層材料包括 Ti、 TiN、 TiW、 Ta 和 TaN 等，可通過 原 子 層 沉 積 法 或 化 學(xué) 鍍 方 法 實(shí) 現(xiàn) 材 料 沉積。原子層沉積技術(shù)是利用反應(yīng)氣體與基板之間的氣-固相反應(yīng)在原子級(jí)別逐層實(shí)現(xiàn)薄膜生長(zhǎng)，能夠精確地控制膜層厚度和組分，因此，采用該技術(shù)沉積的薄膜具有均勻性好、保形性高、純度高等優(yōu)勢(shì)。但是，與化學(xué)鍍工藝相比，原子層沉積成本高昂且更加耗時(shí)?；瘜W(xué)鍍是一種無需通電，利用強(qiáng)還原劑在含有金屬離子的溶液中，將金屬離子還原成金屬而沉積在各種材料表面形成致密鍍層的方法。通過化學(xué)鍍將 Ni 沉積在通孔中形成阻隔層能阻擋 Cu 的擴(kuò)散，且阻擋效果優(yōu)于 TiN 和 TaN ， 并 且能 夠 實(shí) 現(xiàn) 100% 的 覆 蓋率。其缺點(diǎn)也十分明顯，由于在鍍液中金屬離子與還原劑同時(shí)存在，鍍液的穩(wěn)定性較差，并且化學(xué)鍍速度較慢，排放的污染物也較難處理。

濺射工藝的原理是用帶電粒子轟擊靶材，加速的離子轟擊固體表面時(shí)，發(fā)生表面原子碰撞并發(fā)生能量和動(dòng)量的轉(zhuǎn)移，使靶材原子從表面逸出并淀積在基板材料上的過程，可用于在絕緣層上形成 Ti/Cu 或 Ti/Au 薄金屬層。ROH 等使用高密度等離子體化學(xué)氣相沉積(High density plasma chemical vapor deposition, HDPCVD)技術(shù)形成厚度為 1 μm 的 SiO2 絕緣層，并通過濺射工藝形成Ti 阻隔層和 Cu 種子層。類似的， KEE 等在Cu-SiC 復(fù)合填充的 TSV 中以 SiO2、 Ti、和 Cu 為材料分別形成 1 μm 厚的絕緣層、 0.3 μm 厚的阻隔層和 0.5 μm 厚的種子層。但是， 在濺射過程中，由于金屬原子的不規(guī)則線性運(yùn)動(dòng)，金屬原子會(huì)更大概率沉積在通孔的入口處，導(dǎo)致入口處較厚，而底部較薄。深寬比越高的 TSV，其內(nèi)部形成統(tǒng)一的阻隔層和種子層的難度越大。針對(duì)此問題，MATSUDAIRA 等通過在鉛納米顆粒催化劑的作用下，用化學(xué)鍍形成 CoWB 和 CoB 阻隔層，實(shí)驗(yàn)結(jié)果表明 W 含量提高 15%的 CoWB 薄膜在350 ℃的退火溫度下具有良好的擴(kuò)散阻擋作用，并且避免了孔口沉積。

表 2 總結(jié)了側(cè)壁涂層工藝的相關(guān)研究進(jìn)展。沉積絕緣層的主要工藝有熱氧化工藝、 PECVD 和HDPCVD。熱氧化工藝因其溫度較高而對(duì)襯底耐熱性有較高要求；PECVD 的臺(tái)階覆蓋率通過優(yōu)化工藝參數(shù)可以得到改善；HDPCVD 可形成較薄的絕緣層，但成本較高。沉積阻隔層的主要工藝有原子層沉積法、化學(xué)鍍和濺射。原子層沉積適用于超深TSV，且阻擋擴(kuò)散效果顯著；通過化學(xué)鍍可實(shí)現(xiàn)高深寬比通孔的 100%沉積覆蓋；通過濺射可實(shí)現(xiàn)超薄的沉積厚度。

1.3 導(dǎo)體填充工藝

在大規(guī)模生產(chǎn)中， 電鍍是最主要的 TSV 填充方法。研究人員致力于研究高速、高深寬比、無空洞、無缺陷的 TSV 填充方法， 而最大的挑戰(zhàn)是電鍍角效應(yīng)會(huì)導(dǎo)致空洞的形成。為了應(yīng)對(duì)這一挑戰(zhàn)，研究人員嘗試了一些新的電鍍方法，如新的填充材料、周期性反向脈沖(Periodic pulse reversal, PPR)電鍍、鍍液添加劑和超聲波輔助等。

在 新 的 填 充 材 料 和 阻 隔 層 材 料 上 ， HONG等通過實(shí)驗(yàn)發(fā)現(xiàn)，在同等條件下 PPR 電 鍍Cu-Ni 合金的速度是 Cu 的 1.3 倍，電鍍 60 min時(shí)的平均填充率為 83.6%。由于新相的成核通常發(fā)生在晶界處，并且在晶界處更容易生長(zhǎng)，而Cu-Ni 合金鍍層的晶界數(shù)量多于 Cu，因此其成核的可能性更大，填充速率更高。ROH 等通過實(shí)驗(yàn)發(fā)現(xiàn) Cu-W 填充 TSV 的擠壓高度比 Cu 填充TSV 約低 34%，這是因?yàn)?W 的存在抑制了 Cu 在高溫下的擴(kuò)散，從而緩解了 TSV 的擠壓現(xiàn)象。WANG 等以 Sn58Bi 作為 TSV 的填充材料，通孔成型完整且緊湊，沒有產(chǎn)生空洞和裂紋。由于Sn58Bi 具有典型的交替層共晶結(jié)構(gòu)， 因此 Sn58Bi的潤(rùn)濕性和熱疲勞性能十分優(yōu)異。綜上所述，相較于傳統(tǒng)的 Cu 材料，新型填充材料在填充速率、擠壓高度、通孔成型等方面具有顯著優(yōu)勢(shì)。

在 PPR 電鍍方面， 相關(guān)研究表明 PPR 電鍍能細(xì)化晶粒尺寸，獲得無空洞的通孔填充，通過優(yōu)化電鍍參數(shù)，得到了直徑為 62.5 μm、厚度為625 μm 的 TSV。PPR 電鍍提高了陰極的電化學(xué)極化，降低了陰極的濃差極化，使得金屬離子在陰極的沉積速率大于晶體生長(zhǎng)速率，其結(jié)果是晶核數(shù)目增加，晶粒尺寸減小。PPR 電鍍的缺點(diǎn)是電鍍階段為還原電流，刻蝕階段為氧化電流，因此填充時(shí)間較長(zhǎng)。針對(duì)此問題，研究人員發(fā)現(xiàn)通過改變電鍍液中的抑制劑、加速劑和整平劑可以縮短填充時(shí)間。

在添加劑的協(xié)同使用上， KIM 等發(fā)現(xiàn)在抑制劑 PEG-PPG-SPS-I-中加入硫脲能夠使填充時(shí)間減半。硫脲中的-NH2 與 PEG 中的氧原子易形成氫鍵，進(jìn)而形成硫脲與 PEG 的絡(luò)合物， 并增強(qiáng)了絡(luò)合物的穩(wěn)定性；另外，硫脲中的 S 會(huì)化學(xué)吸附至 Cu 的表面，形成對(duì)電鍍的顯著抑制層，增強(qiáng) PEG-PPG 的吸附能力和對(duì) TSV 側(cè)壁電鍍的抑制能力， 提高了電鍍效率。但是，當(dāng)抑制層存在不穩(wěn)定的 CuI 時(shí)，電鍍效率會(huì)降低。將 PEG-PPG-SPS-I-中的 I-替換為Br-后，可以進(jìn)一步縮短填充時(shí)間。由聚合物抑制劑 PEG-PPG-Br-建立的抑制層比 CuI 抑制層更加穩(wěn)定， CuI 抑制層在 TSV 填充過程中會(huì)不斷分離和再生，消耗了額外的電子，降低了填充效率，而 Br-基抑制層不受對(duì)流影響，能實(shí)現(xiàn)較高的填充效率。同時(shí)， Br-可以誘導(dǎo) Cu 自下而上完成無缺 陷 的 填 充 。Br-形成 了 具 有 負(fù) 擊 穿 電 位 的PEG-Br-抑制層并建立被動(dòng)-主動(dòng)區(qū)域，其擊穿電位取決于其濃度，在適當(dāng)?shù)碾娢幌峦ㄟ^選擇性地激活 TSV 底部的電鍍來實(shí)現(xiàn) Cu 自下而上的無缺陷填充。不同添加劑對(duì) Cu 的沉積過程呈現(xiàn)不同作用機(jī)制，一種添加劑可能產(chǎn)生多種作用，多種添加劑可能產(chǎn)生協(xié)同作用。例如，聚乙二醇(PEG)作為抑制劑， SPS 作為加速劑，健那綠(JBG)作為整平劑，成功地將 Cu 無空洞地填充到不同深寬比的通孔中?？梢钥闯?，在多種鍍液添加劑的共同作用下，能有效抑制孔口沉積速率，提高底部沉積速率，實(shí)現(xiàn)通孔的無空隙均勻填充。添加劑機(jī)理研究復(fù)雜，部分添加劑的作用機(jī)理至今仍無統(tǒng)一定論，有待進(jìn)一步明確。另外，多種添加劑的組成成分和使用比例不容易精確控制，研究人員在單一添加劑方面也做了許多嘗試。

在單一添加劑的使用上， TANG 等通過使用單一添加劑 JBG 形成了細(xì)小等軸晶粒填充物，完成 TSV 的均勻無空隙填充。細(xì)小等軸晶粒的形成與沉積過程中 JGB 的抑制效應(yīng)有關(guān)。JGB 是季銨鹽，帶正電荷，因此其易吸附在陰極上并阻止銅離子反應(yīng)；另一方面， JGB 分子中的 N=N 官能團(tuán)也被認(rèn)為可能是 JGB 吸附在 Cu 表面的反應(yīng)位點(diǎn)， JGB 會(huì)在陰極表面分解還原， 其中 N=N 斷鍵與銅離子還原形成競(jìng)爭(zhēng)反應(yīng)，進(jìn)而減少銅離子的還原數(shù)量，抑制 Cu沉積。 DONG 等以 Te701 作為單一抑制劑，發(fā)現(xiàn)在高電位時(shí)抑制效果隨濃度的提高而提高。在低濃度 Te701 溶液中，由于嵌段的親水性不同，會(huì)形成不均勻的抑制層。當(dāng)濃度增加時(shí)，親水性的聚環(huán)氧乙烷嵌段會(huì)延伸到溶液中，露出空位以吸附更多的Te701 并形成致密的抑制層。WANG 等發(fā)現(xiàn)SH110 同時(shí)具有加速和抑制作用，且加速作用優(yōu)于SPS，能夠?qū)崿F(xiàn)無空洞填充。SH110 通過 4,5-二氫噻唑(4,5? dihydrothiazole, DHT)和 3-巰基丙烷磺酸鹽(3? mercaptopropane sulfonate, MPS)部分吸附在銅表面，而 SPS 僅通過 MPS 部分進(jìn)行吸附。銅表面的 S-S 和 -SO3- 基團(tuán)的吸附平衡使 SH110 具有加速作用， DHT 基團(tuán)使 SH110 具有抑制作用。SUNG 等合成了一種 PEG 基有機(jī)添加劑，對(duì)Cu 沉積有較強(qiáng)的抑制作用， 通過實(shí)驗(yàn)發(fā)現(xiàn)鏈長(zhǎng)會(huì)影響抑制強(qiáng)度和再吸附速率。綜上所述，僅通過單一添加劑也可以實(shí)現(xiàn)自上而下、無空隙的填充效果，并且降低了工藝復(fù)雜度。

在超聲波輔助電鍍上， XIAO 等通過實(shí)驗(yàn)發(fā)現(xiàn)超聲波輔助電鍍能提高 TSV 的填充質(zhì)量和速度。在超聲波輔助電鍍中有兩種力量加速了傳質(zhì)過程，其中一種力量是聲流。當(dāng)具有足夠能量強(qiáng)度的超聲波的能量被電解液吸收時(shí)，會(huì)使電解液產(chǎn)生顯著的流動(dòng)，即聲能轉(zhuǎn)換為電解液的動(dòng)能。另一種力量是空化效應(yīng)：溶液中充滿蒸汽的空腔在超聲波作用下成核、膨脹和塌縮。這些氣泡在電解液中的劇烈塌縮會(huì)產(chǎn)生沖擊波，從而促進(jìn)質(zhì)量傳輸。總之，傳質(zhì)過程的增強(qiáng)使銅離子可以被及時(shí)輸送到 TSV 的底部，減少了電極的濃度極化，有助于提高填充質(zhì)量。ZENG 等發(fā)現(xiàn)在超聲波攪拌下，電鍍填充率顯著提高，超聲波輔助直流電鍍的最佳電流密度為 0.4ASD，是無超聲波輔助直流電鍍的 2 倍。CHEN等在不添加加速劑或抑制劑的條件下，使用超聲波輔助化學(xué)溶液實(shí)現(xiàn)了高深寬比通孔的無縫、無空腔和無過載快速填充。綜上所述，通過超聲波輔助電鍍能夠解決傳統(tǒng)電鍍工藝中電流密度低、液相傳質(zhì)慢等問題，顯著提高了填充質(zhì)量和速度。然而，超聲波功率并非越大越好，超聲波功率過大會(huì)增強(qiáng)燒蝕效應(yīng)， 顯著降低 Cu 與 TSV 側(cè)壁之間的粘附性，使大部分 Cu 從 TSV 側(cè)壁脫落，導(dǎo)致較差的填充質(zhì)量。

表 3 總結(jié)了 TSV 導(dǎo)體填充工藝的相關(guān)研究進(jìn)展。研究表明，相對(duì)于傳統(tǒng)的 Cu 材料，新型填充材料在電鍍速率、擠壓高度和填充質(zhì)量上均有較大優(yōu)勢(shì)；PPR 電鍍能細(xì)化晶粒尺寸，獲得無空洞的通孔填充；通過多種添加劑的協(xié)同使用可以實(shí)現(xiàn)自上而下、適合于多種深寬比的無缺陷填充，但多種添加劑的組成成分和使用比例不容易精確控制，通過單一添加劑也可實(shí)現(xiàn)自上而下的無缺陷填充；通過超聲波輔助電鍍可以加快電鍍速度， 提高填充質(zhì)量。

綜上所述，實(shí)現(xiàn)無缺陷填充的關(guān)鍵是調(diào)整孔口和通孔底部的填充速率比，避免孔口在未完成填充時(shí)提前閉合。

2 TSV 鍵合工藝

TSV 在制作完成后，為了實(shí)現(xiàn)與上下層芯片或襯底的信號(hào)連接，需要將 TSV 與 TSV、芯片和襯底相互鍵合，鍵合方式分為凸點(diǎn)鍵合和無凸點(diǎn)鍵合。制造凸點(diǎn)的主要工藝有焊錫凸點(diǎn)電鍍、焊膏壓印、銅柱凸點(diǎn)電鍍和焊錫注模?；旌湘I合可以替代凸點(diǎn)，實(shí)現(xiàn) TSV 中 Cu-Cu 的無凸點(diǎn)鍵合。

2.1 焊錫凸點(diǎn)

隨著制造微小凸點(diǎn)技術(shù)的成熟，電鍍正成為一種流行的凸點(diǎn)制造方法。通過將晶圓放入鍍槽中進(jìn)行電鍍，實(shí)現(xiàn)凸點(diǎn)制備。但是以電鍍法制備凸點(diǎn)的工序相對(duì)復(fù)雜，改變焊料合金的成分相對(duì)較難，需要對(duì)鍍液中各組成成分的含量進(jìn)行控制，且鍍液的穩(wěn)定性較差。

凸點(diǎn)的尺寸對(duì)實(shí)現(xiàn)芯片的理想堆疊非常重要。在 電 鍍 過 程 中 ， 通 常 在 硅 片 上 使 用 光 刻 膠(Photoresist, PR)來精確地控制凸點(diǎn)尺寸。通過使用PR 模具可以得到小尺寸的細(xì)間距銅柱凸點(diǎn)。但是，高精度 PR 模具的制造過程復(fù)雜且成本較高。對(duì)此， CHO 等以非光刻工藝電鍍出 Sn-3.5Ag 焊料凸點(diǎn)。晶圓背面需要研磨至 Cu 填充物暴露在表面且無擠出，隨后電流流經(jīng)通孔至凸點(diǎn)表面，在沒有PR 模具的情況下直接在 Cu 填充物上鍍 Sn。在鍍Sn 過程中，凸點(diǎn)的高度和寬度隨著電鍍時(shí)間和電流密度的增加而增加，穩(wěn)定的電流有助于在非 PR 模具工藝中形成形狀相同、大小均勻的凸點(diǎn)。圖 4 展示了在不使用 PR 模具的條件下以直流電鍍?cè)阢~塞上形成凸點(diǎn)的工藝步驟。對(duì)于非 PR 模具工藝，TSV 中的焊縫、空洞和不完全填充等缺陷會(huì)導(dǎo)致不規(guī)則凸點(diǎn)的形成。因此， TSV 的填充質(zhì)量會(huì)直接影響到焊錫凸點(diǎn)的制備。

焊膏壓印工藝是通過在 TSV 上的細(xì)間距模板壓印焊膏，然后回流焊，最終形成焊錫凸點(diǎn)，其工藝過程如圖 5 所示。在焊膏壓印中，為了形成無缺陷的凸點(diǎn)，需要特別注意基板表面狀況、基板-模板比(模板開口尺寸，間距大小，模板厚度)，壓印速度和壓力大小等各種參數(shù)。焊膏壓印具有簡(jiǎn)化生產(chǎn)工藝和降低成本的優(yōu)勢(shì)， KUMAR 等通過焊膏壓印工藝，以 SAC305 為焊膏形成了晶圓級(jí)凸點(diǎn)。但由于模板的工藝限制，通常不采用焊膏壓印來制造超細(xì)間距的 TSV 基板。針對(duì)此問題，研究人員發(fā)現(xiàn)用于制造超細(xì)間距模具的激光邊緣技術(shù)和 SAC305焊膏可以簡(jiǎn)化焊膏壓印過程。

2.2 銅柱凸點(diǎn)

銅柱凸點(diǎn)(Copper pillar bump, CPB)可替代傳統(tǒng)焊料凸點(diǎn)， 其結(jié)構(gòu)和生產(chǎn)工藝與電鍍焊料凸點(diǎn)類似，制造過程主要結(jié)合了光刻和電鍍工藝。CPB 的制造過程如圖 6 所示。CPB 工藝是通過電鍍?cè)?TSV 上形成一個(gè)較高的銅柱凸點(diǎn)，并在凸點(diǎn)的頂部鍍上一層較薄的焊錫膜。與傳統(tǒng)焊料凸點(diǎn)相比較， CPB 結(jié)構(gòu)使得凸點(diǎn)中焊料的體積分?jǐn)?shù)顯著減小，而銅柱主要承擔(dān)了大部分的支撐高度。

通過電鍍法在 TSV 上形成焊錫凸點(diǎn)時(shí)， 凸點(diǎn)間距通常在 70～140 μm 之間。但是， 當(dāng)間距小于 70 μm時(shí)，在回流焊的過程中相鄰焊點(diǎn)可能會(huì)發(fā)生橋接。通過 CPB 工藝可以形成更小間距的凸點(diǎn)而不產(chǎn)生橋接，并且具有良好的散熱性能和較高的機(jī)械屈服強(qiáng)度。在熱處理過程中，由于金屬原子的擴(kuò)散，焊錫膜與銅柱的界面處會(huì)形成金屬間化合物，嚴(yán)重影響互連可靠性。通過在銅柱和錫層之間添加鎳層能有效緩解金屬間化合物的生成，提高凸點(diǎn)互連可靠性。

焊錫注模(Injection molded solder, IMS)工藝又稱銅柱上的焊錫注入，在這個(gè)過程中，熔化的焊錫金屬?gòu)膰娮旒舛吮粩D出到銅柱上。IMS 的過程如圖7 所示。IMS 工藝包含以下步驟：在晶圓上形成種子層和 PR 樣板、銅柱電鍍、焊錫注入、 PR 和種子層剝離。

IMS 工藝具有很多優(yōu)點(diǎn)：便于提供三元體系無鉛焊料， 如 Sn-Ag-Cu， 并且 IMS 工藝可由共晶 PnSn焊料拓展到無鉛焊料；與電鍍相比，凸點(diǎn)的尺寸不受晶圓位置的影響，對(duì)于不同高度、不同尺寸的銅柱，通過 IMS 工藝最終可以形成等高的凸點(diǎn)；IMS 是無助焊劑工藝，可以形成各種尺寸的焊點(diǎn)。缺點(diǎn)是其需要耐高溫 PR 材料， 在焊料固化前 PR 要充 當(dāng) 熔 化焊 料 貯 存器 的 屏 障 。針 對(duì) 此問 題 ，MUKAWA 等介紹了 IMS 工藝中具有高熱穩(wěn)定性的 PR， 并由實(shí)驗(yàn)制得直徑為 20 μm、 間距小于 40 μm的凸點(diǎn)。獲得高焊料填充率的重要因素之一是減少PR 在高溫下的氣體排出量， 氣體會(huì)阻礙焊料填充到PR 模具中， 因此熱去除基礎(chǔ)聚合物中的不穩(wěn)定單元有助于減少 IMS 工藝中的排氣，實(shí)現(xiàn)穩(wěn)定的焊料填充和高質(zhì)量凸點(diǎn)制備。

2.3 混合鍵合

混合鍵合是一種實(shí)現(xiàn)介質(zhì)層與介質(zhì)層、金屬與金屬界面無縫隙鍵合的技術(shù)，其工藝過程如圖 8 所示。在 TSV 鍵合中，介質(zhì)層通常為SiO2，金屬通常為 Cu。SiO2 介質(zhì)層為集成單元提供機(jī)械支撐與電氣隔離，Cu-Cu 鍵合提供芯片間的垂直電氣互連。對(duì)于 Cu 和SiO2 混合鍵合結(jié)構(gòu)，首先要得到具有親水性、粗糙度小的待鍵合表面，然后進(jìn)行直接鍵合，最后進(jìn)行退火處理。退火在增強(qiáng) SiO2-SiO2 鍵合強(qiáng)度的同時(shí)，也促進(jìn)了 Cu 晶粒的生長(zhǎng)和擴(kuò)散以實(shí)現(xiàn) Cu-Cu 鍵合。

在混合鍵合工藝中，需要對(duì)待鍵合表面進(jìn)行等離子或快速原子束表面激活處理。通過表面激活可以提高表面的活性、懸掛鍵密度和表面能，從而增大鍵合強(qiáng)度。Ar 等離子體通過離子轟擊將 Cu 表面變?yōu)槎嗫椎男螒B(tài)，增大了 Cu 的表面粗糙度，同時(shí)能夠減少 Cu 表面的-OH 污染物， 提高 Cu 表面的潤(rùn)濕性。但是，在經(jīng)過 Ar 等離子體處理的 Cu 表面上會(huì)形成 Cu2O，嚴(yán)重影響電氣連接性能。對(duì)此NAKAHIRO 等通過實(shí)驗(yàn)發(fā)現(xiàn)，在 Ar 等離子體中加入適量的 H2 等離子體可有效抑制 Cu2O 和 CuO的生成， 但是 H2 等離子體處理需要在高溫條件下進(jìn)行，且易引發(fā)安全問題。針對(duì)該問題， SEO 等采用 Ar 和 N2 兩步等離子體表面處理，能有效去除金屬氧化物且無需高溫條件。N2 等離子體表面處理會(huì)形成 Cu4N 鈍化層， 原子缺陷會(huì)使頂層的 Cu 表面產(chǎn)生電荷漂移，提高遷移率。同時(shí)， N2 等離子體處理也是激活 SiO2 介質(zhì)層表面的常用方法。但是，表面激活對(duì) SiO2 介質(zhì)層鍵合強(qiáng)度的影響較弱，目前有研究關(guān)注 Cu 和 SiO2兩種材料的整體混合鍵合過程。通過使用含 Si 的 Ar 原子束輻射處理 Cu 和 SiO2 表面，然后進(jìn)行親水性鍵合，實(shí)現(xiàn)在室溫下的混合鍵合，且鍵合強(qiáng)度顯著提升。

通過混合鍵合和無凸點(diǎn)互連技術(shù)能夠?qū)崿F(xiàn)芯片的超高密度垂直互連，促進(jìn)芯片向高性能、微型化和低功耗方向發(fā)展。以臺(tái)積電的無凸點(diǎn) 3D 集成SoIC 技術(shù)為例， SoIC 可與 CoWoS、集成扇出型封裝等技術(shù)實(shí)現(xiàn)深度異質(zhì)集成整合，將原本需要在單個(gè) SoC 芯片上實(shí)現(xiàn)的功能分解成多個(gè) Chiplet 來實(shí)現(xiàn)，再通過集成 SoIC 實(shí)現(xiàn)靈活整合，其芯片具有設(shè)計(jì)成本低、速度快、寬帶寬和低功耗的優(yōu)勢(shì)。然而，當(dāng)前該技術(shù)在設(shè)計(jì)規(guī)則、平整度、清潔度、材料選擇等方面仍面臨許多挑戰(zhàn)。

2.4 鍵合工藝小結(jié)

表 4 總結(jié)了 TSV 鍵合工藝的相關(guān)研究進(jìn)展。通過電鍍形成的焊錫凸點(diǎn)在回流焊后無裂縫產(chǎn)生，大小均勻。焊膏壓印工藝的關(guān)鍵在于基板參數(shù)、壓印速度和壓力大小， 能夠形成晶圓級(jí)細(xì)間距焊錫凸點(diǎn)。相比于焊錫凸點(diǎn)，電鍍銅柱凸點(diǎn)具有良好的散熱性和高可靠性，并且不會(huì)發(fā)生橋接。焊錫注模工藝最大優(yōu)點(diǎn)是能形成均勻、等高的凸點(diǎn)，彌補(bǔ)了因通孔內(nèi)填充物高度不一致導(dǎo)致凸點(diǎn)高度不一致的問題。與凸點(diǎn)鍵合相比，混合鍵合簡(jiǎn)化了工藝步驟和鍵合結(jié)構(gòu)， Cu 密封在無機(jī)介質(zhì)層中，不需要凸點(diǎn)下金屬層和底部填充物，提高了散熱性能、電氣性能、熱機(jī)械可靠性和封裝密度。

3 TSV 技術(shù)應(yīng)用

在用于單個(gè) MEMS 的低密度 TSV 應(yīng)用中， TSV的基本功能是將 MEMS 的電信號(hào)從晶圓的正面?zhèn)鲗?dǎo)到背面。同時(shí)， MEMS 芯片可以堆疊在 CMOS芯片上，實(shí)現(xiàn) MEMS 與 CMOS 芯片的三維集成。如圖 9 所示的互聯(lián)結(jié)構(gòu)分別將 MEMS 和 CMOS 芯片作為蓋子和基板進(jìn)行面對(duì)面貼合，是一種 MEMS真空封裝和 CMOS 集成的典型例子。首先要在讀出集成電路(Read-out integrated circuit, ROIC)上制作TSV， 將信號(hào)連接到 ROIC 背面， 然后通過 Au-Sn鍵合， 將 MEMS 或傳感器面對(duì)面地鍵合到 ROIC 上。為了達(dá)到可接受的通孔間距， TSV 直徑要求在50 μm 到 100 μm 之間，因此選擇 DRIE 工藝以獲得具有嚴(yán)格垂直側(cè)壁的通孔輪廓。通過 MOCVD 工藝在厚度為 50 nm 的 TiN 阻隔層上沉積厚度約為200 nm 的 Cu 以完成側(cè)壁金屬化，隨后用彈性、低CTE 材料填充通孔。

在用于傳感器/MEMS 陣列和 CMOS 集成的高密度 TSV 應(yīng)用中，高密度 TSV 為傳感器陣列提供了較高的帶寬。典型應(yīng)用之一是 CMOS 圖像傳感器(CMOS image sensor, CIS)。索尼 IMX400 采用了一種三層集成的 CIS。從上到下依次是像素層、DRAM 層和邏輯層，芯片的整體厚度為 130 μm。圖 10 展示了 Pixel/DRAM/Logic 三層堆疊 CIS 芯片的結(jié)構(gòu)。通過兩層 TSV 和重布線層實(shí)現(xiàn)了三層互聯(lián)，連接像素層和 DRAM 層的 TSV 有 1.5 萬個(gè)，連接 DRAM 層和邏輯層的 TSV 有 2 萬個(gè)。其中，TSV 的最小直徑為 2.5 μm，最小間距為 6.3 μm，重布線層的線寬為 2 μm，最小間距為 0.64 μm。在應(yīng)力遷移測(cè)試中，模塊在 175℃的溫度下退火 1 000 h后， TSV 的電阻偏移被控制在 2%以內(nèi)。

3D 集成雖然具有集成密度高、占用面積小、短互連和高帶寬等優(yōu)點(diǎn)，但是在技術(shù)可行性和成本上具有一定局限性。對(duì)比 3D 集成，一種更經(jīng)濟(jì)、更簡(jiǎn)單的集成技術(shù)是 TSV 中介層技術(shù)， 即 2.5D 集成。中介層是芯片與封裝基板之間的中間襯底，用于多芯片集成和 I/O 再分配。中介層的典型應(yīng)用之一是光電異構(gòu)集成系統(tǒng)，該系統(tǒng)集成了大規(guī)模集成電路(Large scale integration circuit, LSIC)、 MEMS 和光子器件，如圖 11 所示。LSIC、無源器件和傳感器等芯片被安裝在電中介層上，激光發(fā)射器和光電二極管等光子器件被嵌入到光中介層中， 通過 TSV 連接每個(gè)中介層的兩面，實(shí)現(xiàn)光子器件與電子器件的信號(hào)互聯(lián)。在制備中介層中的 TSV 時(shí)，通過使用DRIE 工藝在襯底上形成直徑為 40 μm、深度為150 μm 的通孔，之后在 900 ℃的溫度下以熱氧化法制備 1 μm 厚的 SiO2 絕緣層，以濺射工藝在 TSV側(cè)壁上沉積 0.3 μm 厚的 Ta 阻隔層和 0.5 μm 厚的Cu 種子層， 隨后電鍍 Cu 完成 TSV 填充， 并在 TSV上制備了厚度為 7 μm 的 Cu-Sn 微凸點(diǎn)。

高速信號(hào)傳輸和大容量存儲(chǔ)的需求要求電子器件向更大的尺寸和更復(fù)雜的多芯片堆疊結(jié)構(gòu)發(fā)展。如圖 12 所示的多層結(jié)構(gòu)具有不同類型和不同規(guī)模的互連結(jié)構(gòu)，在 HBM 之間、 HBM 與基板之間都連有微凸點(diǎn)和 TSV。由于多層結(jié)構(gòu)的初始狀態(tài)并非絕對(duì)均勻，所以連接點(diǎn)的微觀結(jié)構(gòu)會(huì)不斷演化，進(jìn)而影響整體結(jié)構(gòu)的性能。

TSV 不僅可以連接芯片和基板，也可用于晶圓之間的無凸點(diǎn)互連。OHBA 等通過使用晶圓混合鍵合技術(shù)，將七層薄形化晶圓(單層晶圓厚度為20 μm)進(jìn)行堆疊， 并使用直徑為 30 μm 的 TSV 將各層連接，如圖 13 所示。在制備 TSV 的過程中，通過 Bosch 刻蝕工藝形成直徑為 30 μm 的通孔，以PECVD 技術(shù)沉積氮化硅絕緣層，以濺射工藝沉積Ti/TiN 阻隔層，最后電鍍 Cu 完成通孔填充。由于晶圓混合鍵合工藝不需要金屬凸點(diǎn)連接，所以晶圓之間的間隙僅有 5 μm，組成的多晶圓模塊(含襯底晶圓)的總厚度小于 1 mm。

4 TSV 面臨的挑戰(zhàn)與發(fā)展趨勢(shì)

TSV 的技術(shù)路線大致有兩種方向，一是在外圍焊盤上構(gòu)造 TSV 的三維集成結(jié)構(gòu)， TSV 的設(shè)計(jì)可以放寬到焊盤間距，不僅能改善性能，還可以在不修改原始芯片布局的情況下提高形狀系數(shù)；二是先進(jìn)三維集成，堆疊芯片中的電路模塊需要直接與 TSV和微凸點(diǎn)連接，為避免浪費(fèi)芯片的空余空間，其間距要縮小到 5 μm 以下。

TSV 技術(shù)在 3D-SiP 中是必要的互連技術(shù)之一，是倒裝芯片和引線鍵合技術(shù)較好的替代或補(bǔ)充方案。對(duì)比傳統(tǒng)封裝， TSV 實(shí)現(xiàn)了芯片間、器件間在Z 軸方向上的延拓和連接， 使 3D 空間堆疊的密度達(dá)到最大，同時(shí)保持較小的尺寸，顯著提高了信號(hào)的傳輸速度，降低了芯片的功耗。業(yè)內(nèi)人士將 TSV 視作繼引線鍵合和倒裝芯片之后的第三代封裝技術(shù)。

當(dāng)前， TSV 技術(shù)面臨著許多挑戰(zhàn)，如超薄晶圓的生產(chǎn)難度大， TSV 的制造成本高昂；由于 Si 和Cu 的熱膨脹系數(shù)存在較大差異，在制造 TSV 的過程中會(huì)產(chǎn)生較大的應(yīng)力；系統(tǒng)結(jié)構(gòu)的密度進(jìn)一步提高，層間間距進(jìn)一步縮小，高密度 TSV 結(jié)構(gòu)會(huì)導(dǎo)致熱量的集中；垂直互聯(lián)結(jié)構(gòu)包含了更多的節(jié)點(diǎn)和互連線， 當(dāng)信號(hào)經(jīng)過 TSV 時(shí)可能會(huì)產(chǎn)生延遲、損耗和串?dāng)_，在射頻芯片封裝中， TSV 對(duì)射頻信號(hào)的傳輸能力尤為關(guān)鍵；TSV 互聯(lián)結(jié)構(gòu)對(duì)材料的兼容性、裝配精度和堆疊芯片尺寸有著更嚴(yán)苛的要求。

為了解決 TSV 所面臨的問題， 研究人員正在從設(shè)計(jì)、制造和應(yīng)用等方向上進(jìn)行探索和嘗試。從材料的角度， 通過探索新材料和新工藝抑制襯底損耗、降低應(yīng)力和實(shí)現(xiàn)良好的阻抗匹配。從結(jié)構(gòu)的角度，同軸空氣間隙 TSV 等新結(jié)構(gòu)能夠降低整體的寄生電容和能量損耗；通過優(yōu)化結(jié)構(gòu)布局可以減少 TSV的使用數(shù)量和成本。從填充的角度，不同于傳統(tǒng)的 Cu、 W 和多晶硅等填充物，通過在通孔中填充單壁碳納米管，可以明顯改善 TSV 的電學(xué)、熱學(xué)和機(jī)械特性。；另外，田苗等提出了一種通孔雙面分步填充的工藝，避免了自底向上的高難度填充工藝，大大降低了 TSV 的制造難度和成本。從鍵合的角度，以混合鍵合為主的無凸點(diǎn)鍵合技術(shù)正成為凸點(diǎn)鍵合的替代方案之一，該技術(shù)將互連層的高度從微米級(jí)降至納米級(jí)，進(jìn)一步提升了互連密度和熱機(jī)械可靠性。但其生產(chǎn)成本仍然非常昂貴，未來將在更有效的激活方式、更創(chuàng)新的結(jié)構(gòu)設(shè)計(jì)等方面進(jìn)行突破以降低鍵合成本。

高密度集成結(jié)構(gòu)要求 TSV 具有更小尺寸、 更細(xì)間距和更高深寬比， 高可靠性器件要求 TSV 在高速率電鍍下仍能實(shí)現(xiàn)完美填充。在未來，隨著材料科學(xué)和機(jī)械技術(shù)的不斷進(jìn)步， TSV 技術(shù)將實(shí)現(xiàn)更加完美的 3D-SiP。

5 結(jié)論

3D-SiP 作為目前先進(jìn)封裝技術(shù)之一擁有很開闊的發(fā)展前景，與傳統(tǒng)封裝相比，其最大的進(jìn)步在垂直方向上實(shí)現(xiàn)了芯片、器件、基板和晶圓等分層的互聯(lián)，使封裝效率顯著提升。

本文聚焦于后摩爾時(shí)代的熱門先進(jìn)封裝技術(shù)——3D-SiP，重點(diǎn)介紹了實(shí)現(xiàn)垂直互聯(lián)結(jié)構(gòu)的關(guān)鍵技術(shù)：硅通孔技術(shù)，從技術(shù)背景、生產(chǎn)制造、鍵合工藝、 實(shí)際應(yīng)用等方面的研究現(xiàn)狀進(jìn)行了總結(jié)和歸納，探討了該技術(shù)當(dāng)前面臨的挑戰(zhàn)和未來的發(fā)展趨勢(shì)，為后續(xù) TSV 技術(shù)的發(fā)展提供參考和借鑒。







審核編輯：劉清