淺談電子組裝的混合工藝發(fā)展

摘要

電子組裝行業(yè)在中國(guó)落地生根已有30多年的歷程，從人工手插件DIP、自動(dòng)化插件機(jī)AI、到目前很普及的表面貼裝技術(shù)SMT，這些工藝在中國(guó)、特別是廣東的深圳、東莞，用得爐火純青。

但是隨著晶圓技術(shù)的發(fā)展和多種先進(jìn)封裝技術(shù)的出現(xiàn)，電子產(chǎn)品設(shè)計(jì)的復(fù)雜程越來(lái)越向晶圓級(jí)的設(shè)計(jì)方向靠攏，芯片的引腳間距的趨勢(shì)跟摩爾定理一樣，越變?cè)叫?，SMT 的工藝及設(shè)備發(fā)展難度越來(lái)越大，已無(wú)法適應(yīng)電子產(chǎn)品設(shè)計(jì)的發(fā)展需求。

從芯片封裝從2D、2.5D到3D的發(fā)展，以及SIP和MEMS等元器件的封裝變化，電子組裝技術(shù)也完全可以借用芯片封裝的發(fā)展思路進(jìn)化，因此電子組裝的混合工藝路線也就越來(lái)越清晰了。

晶圓制程工藝從90nm發(fā)展到45nm，再到22nm，進(jìn)而14nm、10nm、7nm、5nm、3nm、2nm這些激進(jìn)的制程工藝飛速推進(jìn)，引爆了各種先進(jìn)工藝的深度演化。這個(gè)納米級(jí)的制程工藝的內(nèi)涵到底是指什么？多少納米的工藝制程指的是MOS 晶體管的源和漏的距離，也就是柵極距離（Gate Length）。柵極距離越小，在相同的面積里能蝕刻出更多的MOS 晶體管。

Gate Length是決定MOSFET 的關(guān)鍵尺寸，制程節(jié)點(diǎn)以0.7倍的速度減小，單位面積芯片上晶體管數(shù)量以2倍的速度增加。

相同單位面積里的MOS晶體管數(shù)量不斷以２倍的速度增加，芯片的封裝尺寸雖然不可能也是以２倍的速度增加或者不增加，但是芯片封裝引腳間距（PICTH）確是實(shí)打?qū)嵉脑诓粩嗫s小，F(xiàn)ine Pitch以前定義的是引腳中心間距小于0.5mm，對(duì)于現(xiàn)在來(lái)說(shuō)0.5mm或0.4mm已是很平常的間距了，引腳中心間距從0.5mm，到0.4mm、0.35mm、0.3mm、0.25mm、0.2mm、0.15mm等。

這些變化給我們目前應(yīng)用最廣泛的SMT工藝帶來(lái)巨大挑戰(zhàn)。首先的錫膏印刷工藝，其次是鋼網(wǎng)制作，再次是輔料錫膏成本的上升，還有回流焊接的短路、虛焊、少錫等等相應(yīng)品質(zhì)問(wèn)題的挑戰(zhàn)。

一款FPC模塊產(chǎn)品的IC引腳間距為0.2mm，錫膏印刷制程已突破了極限。Pitch為0.2mm的IC設(shè)計(jì)，兩引腳間還需走一根引線，F(xiàn)PC的基板焊盤LAYOUT尺寸已小到0.06mm，跨入了um級(jí)工藝制程。

IC引腳Picth為0.2mm焊盤尺寸為0.06mm

對(duì)于此種精細(xì)間距的芯片及um級(jí)的焊盤設(shè)計(jì)，普通的SMT工藝良品率很低，成本及效率上是無(wú)法接受的。只能采用非常規(guī)的工藝流程：

先在FPC或芯片引腳上植錫，形成錫球，檢查在焊盤上形成錫球的良好性；再在對(duì)應(yīng)的位置刷上助焊膏，貼裝芯片，過(guò)爐回流，完成精細(xì)間距芯片的電氣性能聯(lián)裝。

此種工藝方法的好處是檢查方便、直觀，同時(shí)采用助焊膏的方式進(jìn)行焊接，極大地減少連焊的不良，提高產(chǎn)品良率，制造成本完全可以接受。在FPC上預(yù)植錫點(diǎn)的方法是效率高、良品率是4個(gè)9，芯片焊接后的良品良也是在99.9%以上。

但是有些產(chǎn)品采用SMT錫膏焊接方式也無(wú)法實(shí)現(xiàn)元器件的電氣性能的聯(lián)裝，就必須采用其它方式，如邦定工藝、ACF工藝等與PCBA聯(lián)裝工藝差別很大的工藝方法完成了。

產(chǎn)品上有一元件（傳感器，不能承受高溫如回流焊接高溫）無(wú)法采用SMT方式焊接，對(duì)元件外觀表面的要求在20倍的放大鏡下觀察不得有臟污，SMT的無(wú)塵車間環(huán)境也無(wú)法滿足生產(chǎn)要求，因此采用芯片封裝工藝之一的邦定工藝進(jìn)行：邦定車間環(huán)境及工藝參數(shù)（不需高溫）可以符合元器件的電氣性能聯(lián)裝的要求。

傳感器元件 邦定工藝

從上述兩例生產(chǎn)工藝可以說(shuō)明，傳統(tǒng)的SMT工藝不再是單一的工藝，在特殊元器件的要求還得引入其它制程工藝來(lái)完成相關(guān)產(chǎn)品的生產(chǎn)，從而產(chǎn)生了電子組裝的混合制程工藝，生產(chǎn)效率、品質(zhì)及制造成本都可滿足客戶的要求。

碰到一些有特殊要求的元器件聯(lián)裝，傳統(tǒng)的制程工藝需要打破，引進(jìn)其它制程工藝，同時(shí)也看到邦定工藝不再僅用于芯片封裝制程，ACF工藝也不僅限于COG/COB/COF的產(chǎn)品上。

電子組裝的混合工藝也不僅限于所提到的工藝制程，只要敢于打破常規(guī)思路，新的工藝就會(huì)層出不窮，思路就源源不斷地涌現(xiàn)。

傳統(tǒng)的電子組裝SMT技術(shù)的發(fā)展不僅限于錫膏制程、紅膠制程，它的發(fā)展已逐步與半導(dǎo)體的先進(jìn)封裝工藝融合在一起，且步閥在加快；半導(dǎo)體封裝形式也在不斷推出新的制程，如SIP、FC、POP、PIP等封裝制程工藝?yán)镆踩诤狭薙MT技術(shù)。半導(dǎo)體封裝技術(shù)與傳統(tǒng)的電子組裝技術(shù)區(qū)域界限日趨模糊，已是你中有我、我中有你，共同應(yīng)付市場(chǎng)產(chǎn)品的需求。

在制造業(yè)高度市場(chǎng)化的今天和未來(lái)，電子組裝制造業(yè)的制程工藝必然是各種先進(jìn)制程工藝的混合體，單一的工藝模式在日趨激烈的市場(chǎng)竟?fàn)幹泻茈y存活，同時(shí)對(duì)我們的工程技術(shù)人員也提出知識(shí)整合、融匯的要求。

作者簡(jiǎn)介

從事電子組裝行業(yè)近25年，經(jīng)歷了DIP、AI及SMT的工藝發(fā)展，曾供職于世界前三強(qiáng)的電子制造企業(yè)及芯片封裝企業(yè)，制定了企業(yè)的PCB LAYOUT規(guī)則，制定企業(yè)內(nèi)的QFN封裝元器件焊接標(biāo)準(zhǔn)。目前在深圳市則成電子股份有限公司，任職技術(shù)總監(jiān)。
?

審核編輯：湯梓紅