FMC+標(biāo)準(zhǔn)將嵌入式設(shè)計推到全新的高度

　　作為使用 FPGA 和高速 I/O 的嵌入式計算設(shè)計的重要發(fā)展，名為 FMC+ 的最新夾層卡標(biāo)準(zhǔn)將把卡中的千兆位收發(fā)器（GT）的總數(shù)量從 10 個擴展到 32 個，最大數(shù)據(jù)速率從 10Gbps 提升到 28Gbps，同時保持與當(dāng)前 FMC 標(biāo)準(zhǔn)實現(xiàn)向后兼容。

　　這些功能與使用 JESD204B 串行接口標(biāo)準(zhǔn)的新器件以及 10G 和 40G 光學(xué)器件及高速串行存儲器也非常吻合。FMC+ 可滿足最具挑戰(zhàn)性的 I/O 要求，為開發(fā)人員提供了雙重優(yōu)勢：夾層卡的靈活性，以及單芯片設(shè)計的高 I/O 密度。

　　FMC+ 規(guī)范是在去年制定和細(xì)化的。VITA 57.4 工作組已經(jīng)批準(zhǔn)該規(guī)范并將在 2016 年初提交 ANSI 投票。下面詳細(xì)介紹一下這一重要的新標(biāo)準(zhǔn)，了解其對高級嵌入式設(shè)計的影響。

　　夾層卡的優(yōu)勢

　　夾層卡是一種為嵌入式系統(tǒng)添加特定功能的有效且廣泛使用的方法。因為夾層卡是連接在基礎(chǔ)卡或載卡上，而不是直接插在

　　2016 年第 1 季度 賽靈思中國通訊 第 53 頁

　　背板上，夾層卡可以輕松更換。對系統(tǒng)設(shè)計人員來說，這意味著既能夠靈活配置，又可以輕松升級。但由于連接問題或安裝到開發(fā)板上需占用額外的空間，這種靈活性往往會以犧牲功能為代價。

　　對于 FPGA，主要的開放標(biāo)準(zhǔn)是 ANSI/VITA 57.1，也稱之為 FPGA 夾層卡 （FMC） 規(guī)范。最新標(biāo)準(zhǔn) FMC+（更正式的說法，即 VITA 57.4）通過大幅增強千兆位串行接口的功能，擴展了現(xiàn)有 FMC 標(biāo)準(zhǔn)的功能。

　　與單芯片解決方案相比，F(xiàn)MC+ 能解決基于夾層卡的 I/O 的許多不足，同時提供更高的靈活性和性能。同時 FMC+ 標(biāo)準(zhǔn)具有后向兼容，符合 FMC 的發(fā)展歷史并滿足其用戶群體需求。

　　該 FMC 標(biāo)準(zhǔn)定義的是一種小型夾層卡，其高度和寬度類似于久成熟的 XMC 或 PMC，但長度只有其一半。這意味著 FMC 與開放標(biāo)準(zhǔn)格式相比，組件板級空間更小。但 FMC 不需要往往占用大量板級空間的總線接口，例如 PCI-X。作為替代，F(xiàn)MC 使用供電要求較為簡單的直連 I/O 與主控 FPGA 通信。這意味著雖然尺寸更小，但 FMC 實際上

　　有比它們的 XMC 同等產(chǎn)品更大的 I/O 容量和 PMC 和 XMC 規(guī)范一樣，F(xiàn)MC 和 FMC+ 也同時提供空氣冷卻和傳導(dǎo)冷卻兩種選擇，因此商業(yè)和軍用市場各自需求的普通和耐用型應(yīng)用都能適用。

　　FMC 規(guī)范解析起來相當(dāng)簡單。該標(biāo)準(zhǔn)為高引腳數(shù)（HPC）設(shè)計可提供多達(dá) 160 個單端或 80 個差分并聯(lián) I/O 信號，為低引腳數(shù) （LPC） 設(shè)計提供一半數(shù)量的 I/O 信號。可以設(shè)置多達(dá) 10 個全雙工 GT 連接。這些 GT 適用于光纖或其他串行接口。此外，F(xiàn)MC 規(guī)范還定義了關(guān)鍵的時鐘信號。所有這些 I/O 都是可選的，雖然大部分主機現(xiàn)在支持完全連接。

　　FMC 規(guī)范還定義了多種電源輸入，雖然夾層卡定義的是由主機供電。這種方法的工作方式是先給夾層卡部分供電，這樣主機就能夠詢問 FMC，然后 FMC 通過為 VADJ 定義電壓范圍來做出響應(yīng)。如果主機能夠提供該電壓范圍，則一切順利進(jìn)行。不在夾層卡上設(shè)主電源調(diào)整既能節(jié)省空間，又能降低夾層卡的功耗。

　　用于模擬 I/O 的 FMC

　　設(shè)計人員可將 FMC 用作任何用戶想連接到 FPGA 的功能，例如數(shù)字 I/O、光纖、

　　控制接口、存儲器或附加處理。但模擬 I/O 仍然是 FMC 技術(shù)最常見的用途。FMC 規(guī)范適用于相當(dāng)大范圍的快速高精度 I/O，但也需要權(quán)衡使用，尤其是對使用并行接口的高速部件來說。

　　例如德州儀器的 ADC12D2000RF 雙通道 2 Gsps 12 位 ADC 使用 1:4 復(fù)用總線接口，因此該總線速度對主控 FPGA 來說不算過快。數(shù)字?jǐn)?shù)據(jù)接口單獨需要 96 個信號（48 個 LVDS 對）。對這種級別的器件，F(xiàn)MC 只能支持一個此類器件，即便有足夠的空間容納更多器件，但 FMC 的上限是 160 個信號。較低精度器件就算是工作在較高速度下，例如那些工作在 8 位數(shù)據(jù)通道上的器件，即便換衡器、放大器、時鐘等提出更高的前端模擬耦合要求，也可以允許更多通道數(shù)量。

　　對使用并行接口，運行速度在 5 Gsps 或 6 Gsps（吞吐量大于 50Gbps），精度大于 8 位的模擬接口，F(xiàn)MC 規(guī)范開始無法應(yīng)對。站在市場的角度，從通道密度、速度和精度來看，主流 FMC 的吞吐量在 25-50 Gbps 之間。這樣的性能水平是物理封裝尺寸與到主控 FPGA 的可用連接權(quán)衡的結(jié)果。

　　除了并行連接，F(xiàn)MC 規(guī)范還支持多達(dá) 10 個雙工高速串行（GT）鏈路。

　　圖 1 - FMC 借助 JESD204B 縮小封裝帶來的影響

　　圖 1 - FMC 借助 JESD204B 縮小封裝帶來的影響.

　　這些接口對光纖 I/O、以太網(wǎng)、混合存儲立方體 （HMC） 和 Bandwidth Engine 等新興技術(shù)以及使用 JESD204B 接口的新一代模擬 I/O 器件有用。

　　JESD204B 到來

　　雖然 JESD204 串行接口標(biāo)準(zhǔn)（目前為修訂版“B”）問世已有一段時間，直到最近它才被市場廣泛采用，成為新一代高采樣率數(shù)據(jù)轉(zhuǎn)換器的串行接口標(biāo)配。這種廣泛采用背后的推動力來自電信行業(yè)對更小型化、更低功耗和更低成本器件的渴求。

　　如前文所述，采用并行接口的雙通道 2 Gsps、12 位 ADC 需要大量的 I/O 信號。這一要求直接影響到封裝尺寸。在本例中要求使用 292 引腳封裝，尺寸大致為 27x27mm（雖然下一代引腳幾何結(jié)構(gòu)能讓封裝尺寸縮小到不足 20x20mm）。

　　而采用 JESD204B 連接的同等器件可以采用 68 引腳、10x10mm 封裝，同時功耗更低。

　　這種封裝尺寸的大幅縮減與不斷演進(jìn)的 FPGA 形成良好的搭配，因為 FPGA 正在提供數(shù)量不斷增長、速度不斷提升的 GT 鏈路。圖 1 所示的是封裝尺寸和 FMC/FMC+ 開發(fā)板尺寸的示例。

　　根據(jù)采樣率要求的數(shù)據(jù)吞吐能量、精度和模擬 I/O 通道數(shù)量，典型的使用 JESD204B 接口的高速 ADC 和 DAC 有 1-8 個工作在 3-12Gbps 速率上的 GT 鏈路。

　　FMC 規(guī)范定義的是尺寸相對較小的夾層卡，但隨著 JESD204B 器件的興起，可用板級空間內(nèi)能夠容納更多部件。FMC 規(guī)范定義的最多 10 個 GT 鏈路是一個可用的數(shù)量。就是這有限數(shù)量的 GT 鏈路只需使用并行 I/O 所需引腳數(shù)量的一部分，就能夠提供 80 Gbps乃至更高的吞吐量。

　　使用 JESD204B 等接口的串行連接 I/O 器件的興起，確實給電子戰(zhàn)的部分細(xì)分應(yīng)用帶來了不足，例如數(shù)字化射頻存儲器 （DRFM）。因數(shù)據(jù)流水線較長，串行接口不可避免地會帶來更大的

　　時延。對 DRFM 應(yīng)用來說，數(shù)據(jù)輸入到數(shù)據(jù)輸出之間的時延是一個根本性的性能參數(shù)。雖然各種串行連接器件之間的時延往往有很大不同，新一代器件會讓數(shù)據(jù)以越來越快的速度穿過流水線，其中部分器件有望具備調(diào)節(jié)流水線深度的能力。究竟能實現(xiàn)多大的改進(jìn)，仍有待觀望。

　　今天部分采樣率大于 1Gbps 的標(biāo)準(zhǔn) ADC 器件的時延低于 100 ns。其他應(yīng)用能夠容忍這一時延，或忽略不計，包括軟件定義射頻 （SDR）、雷達(dá)告警接收器和其他信號情報 （SIGINT） 細(xì)分領(lǐng)域。在大眾市場化電信基礎(chǔ)設(shè)施的推動下，新一代 RF ADC 和 DAC 技術(shù)得到了廣泛使用，這些應(yīng)用也因此獲得了顯著優(yōu)勢。

　　在 FPGA 社區(qū)之外，新一代 DSP 器件也在開始采用 JESD204B。但是 FPGA 很有可能仍然能夠占據(jù)最能充分發(fā)揮寬帶模擬 I/O 器件功能的位置。這是因為 FPGA 能以更優(yōu)異的并行性處理巨大的數(shù)據(jù)量。

　　圖 2 - FMC 與 FMC+ 數(shù)字化器的吞吐能量對比

　　FMC+ 的演進(jìn)

　　為將 FMC 提升到全新的高度，VITA 57.4 工作組已經(jīng)使用工作在更高速度上的更大數(shù)量 GT 鏈路制定出一個規(guī)范。FMC+ 只是給 FMC 連接器增加外層列來處理更多信號，沒有更改任何電路板形狀或機械結(jié)構(gòu)，因此具備完整的 FMC 后向兼容性。

　　新增行可以構(gòu)成增強型連接器的組成部分，從而最大限度地減少對可用板級空間的占用。FMC+ 規(guī)范把可用 GT 鏈路的最大數(shù)量從 10 個增加到 24 個，并可選擇添加另外 8 個鏈路，從而實現(xiàn)合計 32 個全雙工鏈路。額外的鏈路使用 HSPCe 單獨連接器（HSPC 為主連接器）。表 1 是 FMC 和 FMC+ 連接的概覽

　　多個獨立信號完整性團(tuán)隊對更高的 28Gbps 數(shù)據(jù)率進(jìn)行了特性描述和驗證。在包含并行接口的情況下，每個方向的最大雙工吞吐量現(xiàn)在能夠超過 900Gpbs。關(guān)于同時支持 FMC 和 FMC+ 的不同功能的數(shù)字化解決方案預(yù)期能達(dá)到的凈吞吐量的略圖，請參閱圖 2。

　　設(shè)計人員可以利用 FMC+ 實現(xiàn)的更大吞吐量充分發(fā)揮提供巨大 I/O 帶寬的新器件的優(yōu)勢。這里仍然需要有權(quán)衡，例如有多少器件能安裝到該夾層卡的可用空間中，但對適度數(shù)量的通道而言，與今天的 FMC 規(guī)范相比，可實現(xiàn)的吞吐量已經(jīng)是巨大的飛躍。

　　新一代 ADC 和 DAC

　　在今后幾年里可以合理預(yù)計高精度 ADC 和 DAC 將突破 10 Gsps 壁壘，使用直接 RF 采樣支持 L-、S- 乃至 C 波段頻率的極寬寬帶通信。在 10Gbps 以下，12 位、14 位乃至 16 位精度的轉(zhuǎn)換器正在興起，部分支持多個通道。這些器件的大部分將使用配備 12 Gbps 通道的 JESD204B（或更新版本）的信號處理，直至更新一代產(chǎn)品讓這一速度邁上新的高度。這些快速發(fā)展背后的動力來自電信行業(yè)，但國防工業(yè)也能加以利用，以滿足尺寸、重量以及成本 （SWAP-C） 要求。

　　其他 FMC+ 的優(yōu)勢與用途

　　雖然和 FMC 類似，F(xiàn)MC+ 也很可能被 ADC、DAC 和收發(fā)器產(chǎn)品左右，F(xiàn)PGA 提供的更大 GT 密度讓它能用于其他功能。兩個值得一提的功能是光纖和新型串行存儲器。

　　和 JESD204B 一樣，存在對更快、更密集光纖的需求。使用光纖排帶的器件能讓部件的尺寸最小。因為 FMC+ 的空間能立即支持 24 路全雙工光纖鏈路，有 FMC+ 支持的較高速度，該應(yīng)用很有可能率先實現(xiàn)。每路光纖 28Gbps 的帶寬將讓吞吐量迅速地邁過單芯片夾層卡 100G 和 400G 大關(guān)。今天在現(xiàn)行 FMC 格式上的 100G 光傳輸能力正在興起。

　　另一個適用于 FMC+ 的新興領(lǐng)域是混合存儲立方體 （HMC） 和 MoSys 的 Bandwidth Engine 等串行存儲器。這些新穎的器件屬于全新一類高性能存儲器，借助 GT 連接功能可提供前所未有的系統(tǒng)性能和帶寬。（賽靈思中國通訊第 43 期 ，查看這些新存儲器類型。）

　　呱呱落地

　　新一代 FMC 規(guī)范已經(jīng)推出，正在適應(yīng)串行連接器件推動的新技術(shù)。FMC 行業(yè)的主要參與者已經(jīng)開始采用這一規(guī)范。圖 3 所示的是采用 FMC+ 的第一款賽靈思演示板 KCU114。FMC 標(biāo)準(zhǔn)借助新的 FMC+ 涅槃重生并已呱呱落地，為新一代高性能 FPGA 驅(qū)動應(yīng)用做好了準(zhǔn)備。

　　圖 3 - 采用 FMC+ 的賽靈思 KCU114 演示板