Cadence發(fā)布突破性新產(chǎn)品 Integrity 3D-IC平臺(tái)，加速系統(tǒng)創(chuàng)新

　　業(yè)界首款應(yīng)用于多個(gè)小芯片（multi-chiplet）設(shè)計(jì)和先進(jìn)封裝的完整 3D-IC平臺(tái)。

　　內(nèi)容提要：

　　·Integrity 3D-IC平臺(tái)將設(shè)計(jì)規(guī)劃、物理實(shí)現(xiàn)和系統(tǒng)分析統(tǒng)一集成于單個(gè)管理界面中

　　·工程師可以利用該平臺(tái)集成的熱、功耗和靜態(tài)時(shí)序分析功能，實(shí)現(xiàn)由系統(tǒng)來(lái)驅(qū)動(dòng)的 PPA 目標(biāo)

　　·Cadence第三代3D-IC解決方案，支持超大規(guī)模計(jì)算、消費(fèi)電子、5G通信、移動(dòng)和汽車(chē)等廣泛的應(yīng)用場(chǎng)景

　　中國(guó)上海，2021年10月8日——楷登電子（美國(guó) Cadence 公司，NASDAQ：CDNS）今日正式交付全新Cadenceò Integrity? 3D-IC平臺(tái)，這是業(yè)界首款完整的高容量3D-IC平臺(tái)，將設(shè)計(jì)規(guī)劃、物理實(shí)現(xiàn)和系統(tǒng)分析統(tǒng)一集成于單個(gè)管理界面中。Integrity 3D-IC平臺(tái)支持了Cadence第三代3D-IC解決方案，客戶可以利用平臺(tái)集成的熱、功耗和靜態(tài)時(shí)序分析功能，優(yōu)化受系統(tǒng)驅(qū)動(dòng)的小芯片（Chilet）的功耗、性能和面積目標(biāo)（PPA）。

　　面向超大規(guī)模計(jì)算、消費(fèi)電子、5G通信、移動(dòng)和汽車(chē)應(yīng)用，相較于傳統(tǒng)單一脫節(jié)的Die-by-Die設(shè)計(jì)實(shí)現(xiàn)方法，芯片設(shè)計(jì)工程師可以利用Integrity 3D-IC平臺(tái)獲得更高的生產(chǎn)效率。該平臺(tái)提供獨(dú)一無(wú)二的系統(tǒng)規(guī)劃功能，集成電熱和靜態(tài)時(shí)序分析（STA），以及物理驗(yàn)證流程，助力實(shí)現(xiàn)速度更快、質(zhì)量更高的3D設(shè)計(jì)收斂。同時(shí)，3D exploration流程可以通過(guò)用戶輸入信息將2D設(shè)計(jì)網(wǎng)表直接生成多個(gè)3D堆疊場(chǎng)景，自動(dòng)選擇最優(yōu)化的3D堆疊配置。值得一提的是，該平臺(tái)數(shù)據(jù)庫(kù)支持所有的3D設(shè)計(jì)類(lèi)型，幫助工程師在多個(gè)工藝節(jié)點(diǎn)上同步創(chuàng)建設(shè)計(jì)規(guī)劃，并能夠與使用Cadence Allegro?封裝技術(shù)的封裝工程師團(tuán)隊(duì)和外包半導(dǎo)體組裝和測(cè)試（OSAT）供應(yīng)商無(wú)縫協(xié)作。

　　Integrity 3D-IC平臺(tái)的客戶可以從多項(xiàng)特性和功能中獲益：

　　·統(tǒng)一的管理界面和數(shù)據(jù)庫(kù)：SoC和封裝設(shè)計(jì)團(tuán)隊(duì)可以對(duì)完整系統(tǒng)進(jìn)行完全同步的協(xié)同優(yōu)化，更高效地將系統(tǒng)級(jí)反饋集成采納。

　　·完整的規(guī)劃平臺(tái)：集成了完整的3D-IC堆疊規(guī)劃系統(tǒng)，支持所有3D設(shè)計(jì)類(lèi)型，幫助客戶管理并實(shí)現(xiàn)原生3D堆疊

　　·無(wú)縫的設(shè)計(jì)實(shí)現(xiàn)和工具集成：與 Cadence Innovus? Implementation System設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)通過(guò)腳本直接集成，簡(jiǎn)單易用，通過(guò)3D裸片分區(qū)、優(yōu)化和時(shí)序流程實(shí)現(xiàn)高容量數(shù)字設(shè)計(jì)。

　　·集成的系統(tǒng)級(jí)分析能力：通過(guò)早期電熱及跨芯片 STA，創(chuàng)建穩(wěn)健的3D-IC設(shè)計(jì)，利用早期系統(tǒng)級(jí)反饋優(yōu)化全系統(tǒng) PPA。

　　·與Virtuosoò 設(shè)計(jì)環(huán)境和Allegro封裝協(xié)同設(shè)計(jì)：通過(guò)層次化的數(shù)據(jù)庫(kù)設(shè)計(jì)，工程師可以將設(shè)計(jì)數(shù)據(jù)從 Cadence模擬及封裝環(huán)境無(wú)縫遷移至系統(tǒng)的不同環(huán)節(jié)，快速實(shí)現(xiàn)設(shè)計(jì)收斂，提高生產(chǎn)效率。

　　·用戶界面簡(jiǎn)單易用：配有流程管理工具的強(qiáng)大的用戶管理界面，為設(shè)計(jì)師提供統(tǒng)一的交互方式，執(zhí)行相關(guān)的系統(tǒng)級(jí)3D系統(tǒng)分析流程。

　　“憑借領(lǐng)先的數(shù)字、模擬和封裝設(shè)計(jì)實(shí)現(xiàn)產(chǎn)品，Cadence一直都在為客戶提供強(qiáng)大的3D-IC封裝解決方案?！盋adence公司資深副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理滕晉慶 Chin-Chi Teng博士表示，“隨著先進(jìn)封裝技術(shù)的進(jìn)步，得益于在3D-IC領(lǐng)域的成功經(jīng)驗(yàn)，我們看到客戶的強(qiáng)烈需求，需要開(kāi)發(fā)一款將設(shè)計(jì)實(shí)現(xiàn)技術(shù)與系統(tǒng)級(jí)規(guī)劃和分析更加緊密集成的平臺(tái)。隨著行業(yè)持續(xù)推進(jìn)開(kāi)發(fā)更大差異化的3D堆疊裸片配置，全新Integrity 3D-IC平臺(tái)將幫助客戶實(shí)現(xiàn)系統(tǒng)驅(qū)動(dòng)的PPA目標(biāo)，降低設(shè)計(jì)復(fù)雜度，加速產(chǎn)品上市?！?/p>

　　Intgrity 3D-IC平臺(tái)是 Cadence 廣泛 3D-IC 解決方案的組成部分，在數(shù)字技術(shù)之上同時(shí)集成了系統(tǒng)、驗(yàn)證及 IP 功能。廣泛的解決方案支持軟硬件協(xié)同驗(yàn)證，通過(guò)由 Palladiumò Z2 和 Protium? X2 平臺(tái)組成的Dynamic Duo系統(tǒng)動(dòng)力雙劍實(shí)現(xiàn)全系統(tǒng)功耗分析。平臺(tái)同時(shí)支持基于小芯片的 PHY IP 互聯(lián)，實(shí)現(xiàn)面向延遲、帶寬和功耗的 PPA 優(yōu)化目標(biāo)。Intgrity 3D-IC平臺(tái)支持與Virtuoso設(shè)計(jì)環(huán)境和 Allegro技術(shù)的協(xié)同設(shè)計(jì)，通過(guò)與Quantus? Extraction Solution提取解決方案和Tempus? Timing Signoff Solution時(shí)序簽核解決方案提供集成化的IC簽核提取和STA，同時(shí)還集成了Sigrity? 技術(shù)產(chǎn)品，Clarity? 3D Transient Solver，及Celsius? Thermal Solver熱求解器，從而提供集成化的信號(hào)完整性/功耗完整性分析（SI/PI），電磁干擾（EMI），和熱分析功能。全新 Integrity 3D-IC 平臺(tái)和更廣泛的 3D-IC 解決方案組合，建立在Cadence SoC 卓越設(shè)計(jì)和系統(tǒng)級(jí)創(chuàng)新的堅(jiān)實(shí)基礎(chǔ)之上，支持公司的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design ?）戰(zhàn)略。 有關(guān) Cadence 3D-IC 解決方案的更多信息，請(qǐng)?jiān)L問(wèn) www.cadence.com/go/3DIC

　　客戶評(píng)價(jià)

　　“隨著3D-IC設(shè)計(jì)的持續(xù)發(fā)展，對(duì)設(shè)計(jì)規(guī)劃和3D堆疊裸片系統(tǒng)高效分區(qū)的自動(dòng)化需求也越來(lái)越強(qiáng)烈。作為世界領(lǐng)先的納米電子技術(shù)及數(shù)字技術(shù)研究與創(chuàng)新中心，得益于和Cadence的長(zhǎng)期合作，我們成功找到了設(shè)計(jì)分區(qū)的自動(dòng)化方法，以創(chuàng)建最優(yōu)的3D堆疊，通過(guò)增加可用存儲(chǔ)器帶寬進(jìn)一步提升先進(jìn)工藝節(jié)點(diǎn)設(shè)計(jì)的性能，并降低功耗。根據(jù)我們研究團(tuán)隊(duì)在多核高性能設(shè)計(jì)結(jié)果，Cadence Integrity 3D-IC平臺(tái)將存儲(chǔ)器集成在邏輯流程，實(shí)現(xiàn)了跨芯片（cross-die）設(shè)計(jì)規(guī)劃、設(shè)計(jì)實(shí)現(xiàn)和多Die的STA?！?/p>

　　-imec（比利時(shí)微電子研究中心）3D系統(tǒng)集成項(xiàng)目，高級(jí)Fellow兼項(xiàng)目總監(jiān)，Eric Beyne

　　“為了使用光學(xué)計(jì)算技術(shù)推動(dòng)AI的演進(jìn)加速，我們一直在應(yīng)用所有芯片設(shè)計(jì)行業(yè)的最新的、最具創(chuàng)造力的技術(shù)趨勢(shì)——多芯片堆疊是其中的一項(xiàng)關(guān)鍵創(chuàng)新。針對(duì)構(gòu)建異構(gòu)多芯片堆疊設(shè)計(jì)，擁有一個(gè)完全集成的設(shè)計(jì)規(guī)劃和實(shí)現(xiàn)系統(tǒng)非常重要，該系統(tǒng)可以在單一工具環(huán)境內(nèi)支持多個(gè)工藝節(jié)點(diǎn)技術(shù)。Cadence Integrity 3D-IC 平臺(tái)提供了集成了設(shè)計(jì)實(shí)現(xiàn)和早期系統(tǒng)級(jí)分析功能的統(tǒng)一數(shù)據(jù)庫(kù)方案，包括時(shí)序簽核和電熱分析。 它幫助我們使用光學(xué)計(jì)算技術(shù)加速AI設(shè)計(jì)，實(shí)現(xiàn)下一代創(chuàng)新?！?/p>

　　– Lightelligence Inc. 創(chuàng)始人兼首席執(zhí)行官，沈亦晨博士

　　“構(gòu)建具有多個(gè)小芯片Chiplet的 2.5D/3D-IC 設(shè)計(jì)要求越來(lái)越高，比如與硅中介層技術(shù)連接的邏輯芯片和高帶寬存儲(chǔ)器等。為了滿足我們的性能標(biāo)準(zhǔn)，需要在考慮到位置、屏蔽和系統(tǒng)完整性要求的同時(shí)，進(jìn)行自動(dòng)化的中階層布線，并按照構(gòu)建逐步修正（correct-by-construction）。 Cadence Integrity 3D-IC 平臺(tái)將優(yōu)化的中階層設(shè)計(jì)實(shí)現(xiàn)和系統(tǒng)分析完美集成，提供快速、完整的系統(tǒng)分析，使我們能夠提供滿足超大規(guī)模計(jì)算和 5G 通信應(yīng)用的內(nèi)存帶寬需求的設(shè)計(jì)。”

　　- SaneChips 封裝與測(cè)試部研發(fā)負(fù)責(zé)人 孫拓北